【課題】ＩＩ族酸化物半導体を用いた半導体素子における新規な絶縁層形成技術を提供する。
【解決手段】半導体素子の製造方法は、（ａ）基板上方に、ＩＩ族酸化物半導体層を成長させる工程と、（ｂ）ＩＩ族酸化物半導体層上に、窒素をドープしつつＯリッチ条件での成長を行い抵抗率が１０^５Ωｃｍ以上のＩＩ族酸化物絶縁層を成長させる工程とを有する。 （もっと読む）

【課題】接合強度を十分に維持できると共に、短時間で分離することができる、貼り合わせ基板の製造方法を提供する。
【解決手段】この貼り合わせ基板の製造方法は、III族窒化物半導体基板及び第１支持基板のうち少なくとも一方上に、表面粗さＲ_ｒｍｓが０．１〜１００００ｎｍの表面を有する第１緩衝膜を形成する工程と、第１緩衝膜を介して、第１支持基板にIII族窒化物半導体基板を貼り合わせる工程とを含む。 （もっと読む）

【課題】安価なＳｉ基板に化合物半導体の結晶薄膜を形成する。
【解決手段】ベース基板と、絶縁層と、Ｓｉ結晶層とをこの順に有する半導体基板であって、Ｓｉ結晶層上に設けられてアニールされたシード結晶と、シード結晶に格子整合または擬格子整合している化合物半導体とを備える半導体基板を提供する。また、サブストレートと、サブストレート上に設けられた絶縁層と、絶縁層上に設けられたＳｉ結晶層と、Ｓｉ結晶層上に設けられてアニールされたシード結晶と、シード結晶に格子整合または擬格子整合している化合物半導体と、化合物半導体を用いて形成された半導体デバイスとを備える電子デバイスを提供する。 （もっと読む）

【課題】電子デバイスのスイッチング速度等の性能を向上させる。半導体基板の結晶性を向上させる。
【解決手段】ベース基板と、絶縁層と、Ｓｉ_ｘＧｅ_１−ｘ結晶層とをこの順に有する半導体基板であって、Ｓｉ_ｘＧｅ_１−ｘ結晶層上に設けられる阻害層と、Ｓｉ_ｘＧｅ_１−ｘ結晶層に格子整合または擬格子整合している化合物半導体とを備え、阻害層はＳｉ_ｘＧｅ_１−ｘ結晶層にまで貫通する開口を有し、かつ化合物半導体の結晶成長を阻害する半導体基板を提供する。また、上記開口の内部でＳｉ_ｘＧｅ_１−ｘ結晶層に格子整合または擬格子整合する化合物半導体と、化合物半導体を用いて形成された半導体デバイスとを備える電子デバイスを提供する。 （もっと読む）

【課題】安価なＳｉ基板に化合物半導体の結晶薄膜を形成する。
【解決手段】ベース基板と、絶縁層と、Ｓｉ_ｘＧｅ_１−ｘ結晶層（０≦ｘ＜１）とをこの順に有する半導体基板であって、Ｓｉ_ｘＧｅ_１−ｘ結晶層（０≦ｘ＜１）は少なくとも一部の領域がアニールされており、少なくとも一部の領域でＳｉ_ｘＧｅ_１−ｘ結晶層（０≦ｘ＜１）に格子整合または擬格子整合している化合物半導体を備える半導体基板を提供する。また、サブストレートと、サブストレート上に設けられた絶縁層と、絶縁層上に設けられて少なくとも一部の領域がアニールされたＳｉ_ｘＧｅ_１−ｘ結晶層（０≦ｘ＜１）と、少なくとも一部の領域でＳｉ_ｘＧｅ_１−ｘ結晶層（０≦ｘ＜１）に格子整合または擬格子整合している化合物半導体と、化合物半導体を用いて形成された半導体デバイスとを備える電子デバイスを提供する。 （もっと読む）

【課題】電子デバイスのスイッチング速度等の性能を向上させる。半導体基板の結晶性を向上させる。
【解決手段】ベース基板と、絶縁層と、Ｓｉ結晶層とをこの順に有する半導体基板であって、Ｓｉ結晶層上に化合物半導体の結晶成長を阻害する阻害層が設けられ、阻害層はＳｉ結晶層にまで貫通する開口を有し、開口の内部にシード結晶を備え、化合物半導体はシード結晶に格子整合または擬格子整合している半導体基板を提供する。サブストレートと、サブストレート上に設けられた絶縁層と、絶縁層上に設けられたＳｉ結晶層と、Ｓｉ結晶層上に設けられ化合物半導体の結晶成長を阻害する阻害層であって、Ｓｉ結晶層にまで貫通する開口を有する阻害層と、開口の内部に設けられたシード結晶と、シード結晶に格子整合または擬格子整合する化合物半導体と、化合物半導体を用いて形成された半導体デバイスとを備える電子デバイスを提供する。 （もっと読む）

【課題】 支持基板上に歪みＩＩＩ族窒化物材料シード層を含む複合基板を作製する新規な方法を提供する。
【解決手段】 複合基板を作製する方法は、ＩＩＩ族窒化物材料において所望の格子歪みを発生させて、複合基板上に形成すべきデバイス構造の格子定数に実質的に適合する格子定数を得るステップを含む。ＩＩＩ族窒化物材料は、Ｇａ極性又はＮ極性で形成され得る。所望の格子歪みは、ＩＩＩ族窒化物材料と成長基板の間にバッファ層を形成するか、ＩＩＩ族窒化物材料中にドーパントを注入するかあるいは不純物を導入して、その格子定数を変化させるか、又は熱膨張係数（ＣＴＥ）を有するＩＩＩ族窒化物材料を異なるＣＴＥを有する成長基板上に形成することによって発生され得る。 （もっと読む）

半導体装置を製作する方法または構造体は、従順な材料の層の上に横たわっている半導体材料の構造体を形成することを含み、その後半導体材料構造体を緩和させる従順な材料の粘性を変えて、緩和した半導体材料の連続層を形成する際の種子層として、緩和した半導体材料構造体を利用する。ある実施形態では、半導体材料の層は、III-Vタイプ半導体材料（例えばインジウム窒化ガリウム）から成る。新しい中間構造体が、この種の方法の間、形成される。加工された基板は、緩和した格子の構造体を有する半導体材料の連続層を含む。
（もっと読む）

【課題】化合物半導体デバイスのスイッチング速度等の性能を向上する。
【解決手段】シリコン基板と、シリコン基板の上に形成された絶縁膜であってシリコン基板に達する開口部を有する絶縁膜と、開口部に形成されたＧｅ結晶と、Ｇｅ結晶を核として成長された化合物半導体結晶であって絶縁膜の表面より凸に形成されたシード化合物半導体結晶と、シード化合物半導体結晶の特定面をシード面として、絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層と、を備えた半導体基板を提供する。 （もっと読む）

【課題】半導体素子用の多層膜構造体を基板上に形成する多層膜構造体であって、大きな伸張歪を半導体層に印加できる多層膜構造体の形成方法を提供する。
【解決手段】半導体素子用の多層膜構造体１０を基板上に形成する際に、基板１１上に、当該基板１１を構成する結晶の格子定数よりも大きな格子定数の結晶からなるとともに、圧縮歪を有する圧縮歪半導体層１２を形成する。その圧縮歪半導体層１２の上方に、圧縮歪半導体層１２を構成する結晶の格子定数よりも大きな格子定数の結晶からなるとともに、無歪の無歪半導体層１３を積層する。圧縮歪半導体層１２の圧縮歪を緩和させることにより、無歪半導体層１３に伸張歪を印加する。それにより、大きな伸張歪を無歪半導体層１３に印加することができる。 （もっと読む）

【課題】ガラス基板などの低価で且つ用意し易い基板上に高品質のｐｎ接合を形成することができ、ｐｎ接合を大面積化することができるマイクロヒーターアレイ及びｐｎ接合の形成方法を提供する。
【解決手段】本発明による一実施の形態によるマイクロヒーターアレイは、基板上に互いに交差して設けられる、または互いに並設される第１及び第２マイクロヒーターを含む。また、一実施の形態によるｐｎ接合の形成方法は、上記マイクロヒーターアレイに電圧を印加し第１及び第２加熱部からの発熱を利用して第１及び第２加熱部の間にｐｎ接合を形成する。このようにマイクロヒーターを利用してｐｎ接合を形成する場合、ガラス基板上の大面積にわたって高品質のｐｎ接合を形成することができる。 （もっと読む）

【課題】化合物半導体デバイスのスイッチング速度等の性能を向上する。
【解決手段】シリコン基板と、シリコン基板の上に形成された絶縁膜であってシリコン基板に達する開口部を有する絶縁膜と、開口部に形成されたＧｅ結晶と、Ｇｅ結晶を核として成長された化合物半導体結晶であって絶縁膜の表面より凸に形成されたシード化合物半導体結晶と、シード化合物半導体結晶の特定面をシード面として、絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層と、を備えた半導体基板を提供する。 （もっと読む）

【課題】ＧａＮ系半導体デバイスの結晶成長用に適した、欠陥密度の小さい高品質のＧａＮ系結晶膜連続膜を備えた結晶基板を得る。
【解決手段】ＧａＮ系半導体デバイス形成用基板として用いる結晶基板において、表面がＣ面のサファイア基板１０１と、該サファイア基板１０１上に形成されたＧａＮバッファ層１０２と、該ＧａＮバッファ層１０２上に形成されたエピタキシャル成長ＧａＮ層１０３と、該エピタキシャル成長層１０３上に形成された、複数の開口部１０５を有するＳｉＯ₂膜１０４と、該ＳｉＯ₂膜１０４の開口部１０５にＧａＮ系化合物の選択再結晶化により形成された複数の島状ＧａＮ系結晶１１と、該島状ＧａＮ系結晶１１を核とするＧａＮ系結晶の成長により形成されたＧａＮ系結晶連続膜１２とを備えた。 （もっと読む）

【課題】薄膜間の界面が急峻で良質な単結晶オキシカルコゲナイド系薄膜を成長させることができる単結晶オキシカルコゲナイド系薄膜の成長方法を提供する。
【解決手段】ＹＳＺ基板やＭｇＯ基板などからなる基板１０１上にパルス・レーザ・デポジション法やスパッタリング法などによりアモルファスオキシカルコゲナイド系薄膜１０２を成長させ、このアモルファスオキシカルコゲナイド系薄膜１０２を反応性固相エピタキシャル成長法により結晶化させることにより単結晶オキシカルコゲナイド系薄膜１０３を形成する。この単結晶オキシカルコゲナイド系薄膜１０３上に溶液気化ＣＶＤ法により単結晶オキシカルコゲナイド系薄膜１０４を成長初期からエピタキシャル成長させる。 （もっと読む）

【課題】キャリア密度の高い化合物半導体膜を製造する方法を提供する。
【解決手段】第１及び第２のドーパント１７ａ、１９ａと、III族窒化物半導体４７の構成元素の原料とを供給して第1半導体層４７ｂを形成する工程Ｓ１０３と、第２半導体層４７ａを形成する工程Ｓ１０１と、第１半導体層４７ｂと、第２半導体層４７ａの形成を繰り返す工程Ｓ１０７とを備え、第２のドーパント１９ａは、第１のドーパント１７ａと同一の導電型のドーパントとして働き、第２半導体層４７ａは、アンドープ層、又は、低ドープ層であり、低ドープ層は、第１及び第２のドーパント１７ａ、１９ａが第１半導体層４７ｂにおける濃度よりも低濃度にドープされ、第１半導体層４７ｂにおいて置換される構成元素の原子半径は、第１のドーパント１７ａの原子半径よりも大きく、第２のドーパント１９ａの原子半径よりも小さいことを特徴とする。 （もっと読む）

【課題】
酸化亜鉛、および、酸化亜鉛固溶体からなる電子素子、光素子を製造する上で、酸化亜鉛、および酸化亜鉛固溶体の結晶構造に由来する自発分極の方向を考慮した結晶成長が求められる。これらを実現するには、結晶成長に際しての基板材質の選択、および、結晶成長時の成長条件、あるいは、結晶成長後の後処理等を検討し、所望の自発分極方向、すなわち、所望の結晶成長方向に対して結晶を成長する技術が得られなければならない。かつ、製造コストなどの経済性を考慮した場合、より流通量の多い、安定した供給の得られる基板材質をも使用できる、自発分極方向、すなわち、結晶成長方向を制御した酸化亜鉛を提供することが求められる。
【解決手段】
本発明の素子基板は、基板と酸化亜鉛薄膜との間にスピネル型構造の緩衝層を有し、前記酸化亜鉛薄膜は、ウルツ鉱型の結晶構造を有し、その表面が亜鉛（０００１）面であることを特徴とする。 （もっと読む）

【課題】 量産性の高い、欠陥の充分少ない高品質なＳＳＯＩ基板を提供する。
【解決手段】 半導体基板の製造方法は、支持基板とは格子定数の異なるヘテロエピタキシャル層、絶縁層、Ｓｉ層が順に積層された構造を少なくとも含む支持基板に、前記Ｓｉ層の歪みを変化させるために、前記ヘテロエピタキシャル層の応力を変化させる工程を行なう。 （もっと読む）

【課題】 欠陥の充分少ない高品質な歪みＳｉ基板を提供する。
【解決手段】 半導体基板の製造方法は、支持基板とは格子定数の異なるヘテロエピタキシャル層、多孔質層、Ｓｉ層が順に積層された構造を少なくとも含む支持基板に、前記Ｓｉ層の歪みを変化させるために、前記ヘテロエピタキシャル層の応力を変化させる工程を行なう。 （もっと読む）

【課題】半導体基板に汚染物質が付着することを抑えトランジスタの特性を劣化させることなく製造することができる半導体基板の製造方法及び半導体装置の製造方法を提供する。
【解決手段】半導体基板４１の製造方法は、シリコン基板１１上におけるＳＯＩ素子形成領域１３のみに、シリコンバッファ層１８及びシリコンゲルマニウム層１５が成長する条件でエピタキシャル成長させる。次に、シリコン基板１１上の全面にシリコン層１６を成長させる。そのあと、シリコンゲルマニウム層１５に代えて埋め込み絶縁層３１を埋め込む。これにより、引き続く工程において、シリコン基板１１上に汚染の原因であるシリコンゲルマニウム層１５が残ることを少なくすることができ、処理を行う炉の中にゲルマニウムが広がることを抑えることが可能となる。 （もっと読む）

【課題】ウエハの反りを抑制しつつ、結晶欠陥の少ないエピタキシャル成長層を有する半導体装置の製造方法を提供することにある。
【解決手段】単結晶基板１の上に、スペーサ層２を形成し、さらに、スペーサ層２の上に、窒化物を含むIII-V 族化合物半導体層などからなるエピタキシャル成長層３を形成する。エピタキシャル成長層３を転写用基板４に接着し、単結晶基板１の裏面からレーザ光，水銀灯の輝線などの光を照射して、エピタキシャル成長層３と単結晶基板１とを互いに分離する。スペーサ層２の禁制帯幅が単結晶基板１の禁制帯幅よりも小さいので、エピタキシャル成長層３における結晶欠陥やクラックの発生を抑制しつつ、スペーサ層２を分解又は融解させて、薄い半導体層を基板から分離することができる。 （もっと読む）