貼り合わせ基板の製造方法
【課題】接合強度を十分に維持できると共に、短時間で分離することができる、貼り合わせ基板の製造方法を提供する。
【解決手段】この貼り合わせ基板の製造方法は、III族窒化物半導体基板及び第１支持基板のうち少なくとも一方上に、表面粗さＲｒｍｓが０．１〜１００００ｎｍの表面を有する第１緩衝膜を形成する工程と、第１緩衝膜を介して、第１支持基板にIII族窒化物半導体基板を貼り合わせる工程とを含む。
【解決手段】この貼り合わせ基板の製造方法は、III族窒化物半導体基板及び第１支持基板のうち少なくとも一方上に、表面粗さＲｒｍｓが０．１〜１００００ｎｍの表面を有する第１緩衝膜を形成する工程と、第１緩衝膜を介して、第１支持基板にIII族窒化物半導体基板を貼り合わせる工程とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貼り合わせ基板の製造方法に関する。
【背景技術】
【０００２】
ＧａＮ基板とシリコン基板とを貼り合わせることによって、シリコン基板上にＧａＮ層を形成する方法が知られている（特許文献１参照）。この方法では、まずＧａＮ基板の表面に水素及び窒素イオンをイオン注入法により注入する。その後、ＧａＮ基板のイオン注入された表面とシリコン基板とを貼り合わせる。さらに、イオン注入によってＧａＮ基板の表面近傍に形成された脆弱層を境にＧａＮ基板をシリコン基板から剥離する。このようにして、シリコン基板上にＧａＮ層が形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２１０６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の方法では、ＧａＮ基板とシリコン基板とが直接接合しているため、ＧａＮ基板をシリコン基板から分離することは困難である。
【０００５】
本発明は、上記事情に鑑みて為されたものであり、接合強度を十分に維持できると共に、短時間で分離することができる、貼り合わせ基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の課題を解決するため、本発明の貼り合わせ基板の製造方法は、III族窒化物半導体基板及び第１支持基板のうち少なくとも一方上に、表面粗さＲｒｍｓが０．１〜１００００ｎｍの表面を有する第１緩衝膜を形成する工程と、前記第１緩衝膜を介して、前記第１支持基板に前記III族窒化物半導体基板を貼り合わせる工程と、を含む。
【０００７】
本発明の貼り合わせ基板の製造方法では、第１緩衝膜を介して第１支持基板にIII族窒化物半導体基板を貼り合わせている。このため、所望のタイミングで第１緩衝膜を除去すれば、第１支持基板からIII族窒化物半導体基板を分離することができる。
【０００８】
また、第１緩衝膜の表面における表面粗さＲｒｍｓが０．１ｎｍ以上であるので、第１支持基板とIII族窒化物半導体基板との過度な密着を抑制し、第１支持基板からIII族窒化物半導体基板を短時間で分離することができる。また、第１緩衝膜の表面における表面粗さＲｒｍｓが１００００ｎｍ以下であるので、第１支持基板とIII族窒化物半導体基板との接合強度を十分に維持することができる。
【０００９】
したがって、本発明の貼り合わせ基板の製造方法によれば、第１支持基板とIII族窒化物半導体基板との接合強度を十分に維持できると共に、所望のタイミングでは、第１支持基板からIII族窒化物半導体基板を短時間で分離することができる。
【００１０】
上記貼り合わせ基板の製造方法は、前記III族窒化物半導体基板を貼り合わせる工程の後、前記III族窒化物半導体基板の一部を除去することによって、前記第１支持基板上にIII族窒化物半導体層を形成する工程と、前記III族窒化物半導体層上にエピタキシャル層を形成する工程と、前記エピタキシャル層に、前記第１支持基板とは異なる第２支持基板を貼り合わせる工程と、前記第１緩衝膜を除去することによって、前記第１支持基板を前記第２支持基板から分離する工程と、を更に含むことが好ましい。
【００１１】
この場合、第１支持基板を別のIII族窒化物半導体基板に貼り付けて再使用することができる。このため、貼り合わせ基板の製造コストを低減できる。
【００１２】
前記第２支持基板が導電性を有することが好ましい。
【００１３】
この場合、第２支持基板の厚み方向に電流を流すことができる。そのため、得られた貼り合わせ基板を用いれば、小型化が可能な縦型の半導体デバイスを製造することができる。
【００１４】
上記貼り合わせ基板の製造方法は、前記エピタキシャル層を形成する工程と前記第２支持基板を貼り合わせる工程との間に、前記エピタキシャル層上に、前記第１緩衝膜とは異なる第２緩衝膜を形成する工程を更に含むことが好ましい。
【００１５】
これにより、エピタキシャル層と第２支持基板との接合強度を調節することができる。
【００１６】
前記第１支持基板の貼り合わせ面、前記III族窒化物半導体基板の貼り合わせ面、及び前記第１緩衝膜の前記表面のうち少なくとも１つに凹部が形成されていることが好ましい。
【００１７】
この場合、第１支持基板と前記III族窒化物半導体基板との間に隙間が形成されるので、第１支持基板からIII族窒化物半導体基板を分離するのに必要な時間を更に短縮することができる。
【００１８】
前記III族窒化物半導体基板の貼り合わせ面における表面粗さＲｒｍｓが０．１〜１０ｎｍであり、前記III族窒化物半導体基板の前記貼り合わせ面を前記第１支持基板に貼り合わせてもよい。
【００１９】
前記第１支持基板の貼り合わせ面における表面粗さＲｒｍｓが０．１〜１０ｎｍであり、前記第１支持基板の前記貼り合わせ面を前記III族窒化物半導体基板に貼り合わせてもよい。
【００２０】
前記III族窒化物半導体基板を貼り合わせる工程では、前記III族窒化物半導体基板と前記第１支持基板とを対向させた状態で、前記III族窒化物半導体基板の反り量と前記第１支持基板の反り量との差の絶対値が７０μｍ以下であることが好ましい。
【００２１】
この場合、第１支持基板にIII族窒化物半導体基板を貼り合わせる時に、第１支持基板及びIII族窒化物半導体基板の割れが発生し難くなる。また、第１支持基板とIII族窒化物半導体基板との接合強度を大きくすることができる。
【発明の効果】
【００２２】
本発明によれば、接合強度を十分に維持できると共に、短時間で分離することができる、貼り合わせ基板の製造方法が提供される。
【図面の簡単な説明】
【００２３】
【図１】一実施形態に係る貼り合わせ基板の製造方法の各工程を模式的に示す断面図である。
【図２】一実施形態に係る貼り合わせ基板の製造方法の各工程を模式的に示す断面図である。
【図３】本実施形態に係る貼り合わせ基板の製造方法により製造されるＬＥＤの一例を模式的に示す断面図である。
【図４】本実施形態に係る貼り合わせ基板の製造方法により製造されるＬＤの一例を模式的に示す断面図である。
【図５】本実施形態に係る貼り合わせ基板の製造方法により製造されるＬＤの一例を模式的に示す断面図である。
【図６】本実施形態に係る貼り合わせ基板の製造方法により製造されるショットキーダイオードの一例を模式的に示す断面図である。
【図７】実施例及び比較例の結果を示す図である。
【図８】実施例の結果を示す図である。
【図９】実施例の結果を示す図である。
【図１０】実施例の結果を示す図である。
【図１１】実施例の結果を示す図である。
【図１２】実施例の結果を示す図である。
【図１３】実施例の結果を示す図である。
【図１４】実施例の結果を示す図である。
【図１５】実施例の結果を示す図である。
【図１６】実施例の結果を示す図である。
【図１７】実施例の結果を示す図である。
【図１８】実施例の結果を示す図である。
【図１９】実施例の結果を示す図である。
【図２０】実施例の結果を示す図である。
【図２１】実施例の結果を示す図である。
【発明を実施するための形態】
【００２４】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
【００２５】
図１及び図２は、一実施形態に係る貼り合わせ基板の製造方法の各工程を模式的に示す断面図である。以下、図１及び図２を参照して、本実施形態に係る貼り合わせ基板の製造方法の各工程について説明する。
（第１支持基板の準備工程）
【００２６】
まず、図１（ａ）に示されるように、第１支持基板１０を準備する。第１支持基板１０としては、例えば、サファイア基板、Ｓｉ基板、多結晶ＡｌＮ基板、多結晶Ｓｉ３Ｎ４基板、多結晶スピネル基板、多結晶ＳｉＣ基板、ＧａＮ基板等を用いることができる。第１支持基板１０は、耐熱性及び耐薬品性を有する安価な基板であることが好ましい。さらには、後述の通り、第１支持基板１０にＧａＮ基板１４を貼り合せた後、高温でエピタキシャル成長することから、ＧａＮ基板１４と同等の熱膨張係数を有する、つまり多結晶ＡｌＮ基板、多結晶ＳｉＣ基板、ＧａＮ基板を第１支持基板１０として用いることがより好ましい。
【００２７】
第１支持基板１０の貼り合わせ面１０ａの表面粗さＲｒｍｓは、０．１〜１０ｎｍであることが好ましい。
【００２８】
第１支持基板１０の反り量は、円盤状の第１支持基板１０の直径が２インチ（５０．８ｍｍ）の場合に、±７０μｍ以下であることが好ましく、±３０μｍ以下であることがさらに好ましい。反り量は、非接触光干渉式反り測定装置で格子状に１ｍｍ間隔で測定した。なお、第１支持基板１０の貼り合わせ面１０ａを上に置いた場合に、上に凸となる第１支持基板１０の反り方向をプラス、下に凸となる第１支持基板１０の反り方向をマイナスとする。なお、以降、「反り量」とは貼り合わされる面の反り量を言う。
（第１緩衝膜の形成工程）
【００２９】
次に、図１（ｂ）に示されるように、第１支持基板１０の貼り合わせ面１０ａ上に第１緩衝膜１２を形成する。第１緩衝膜１２は、例えばＣＶＤ法、スパッタリング法、ゾルゲル法、蒸着法等を用いて形成される。第１緩衝膜１２の表面１２ａにおける表面粗さＲｒｍｓは、０．１〜１００００ｎｍであり、１〜１００００ｎｍであることがより好ましく、５００〜１００００ｎｍであることが特に好ましい。表面粗さＲｒｍｓの値は、平均値に対する偏差の２乗値の平均に対する平方根である。表面粗さＲｒｍｓは、非接触式レーザ干渉計を用いて１００μｍ×１００μｍ角の範囲内において測定される。第１緩衝膜１
２は、例えばＰｔ、Ｎｉ、Ｚｎ、Ｓｎ、Ａｌ等からなる金属膜であってもよいし、例えばＳｉＯ２等からなる酸化膜であってもよい。ＣＶＤ法により第１緩衝膜１２を形成する場合、第１緩衝膜１２の成長速度を早くすることによって、第１緩衝膜１２の表面１２ａにおける表面粗さＲｒｍｓを大きくできる。ゾルゲル法により第１緩衝膜１２を形成する場合、熱処理温度を高くすることによって、第１緩衝膜１２の表面１２ａにおける表面粗さＲｒｍｓを小さくできる。
（ＧａＮ基板の貼り合わせ工程）
【００３０】
次に、図１（ｃ）に示されるように、第１緩衝膜１２を介して、第１支持基板１０の貼り合わせ面１０ａにIII族窒化物半導体基板としてのＧａＮ基板１４の貼り合わせ面１４ｓを貼り合わせる。ＧａＮ基板１４は、例えば六方晶のＧａＮ結晶からなり、バルク単結晶からなることが好ましい。貼り合わせは、例えば圧着により行われる。
【００３１】
ＧａＮ基板１４の貼り合わせ面１４ｓにおける表面粗さＲｒｍｓは０．１〜１０ｎｍであることが好ましい。
【００３２】
ＧａＮ基板１４の反り量は、円盤状のＧａＮ基板１４の直径が２インチ（５０．８ｍｍ）の場合に、±７０μｍ以下であることが好ましく、±３０μｍ以下であることがさらに好ましい。なお、ＧａＮ基板１４の貼り合わせ面１４ｓを下に置いた場合に、上に凸となるＧａＮ基板１４の反り方向をプラス、下に凸となるＧａＮ基板１４の反り方向をマイナスとする。
【００３３】
ＧａＮ基板１４の貼り合わせ面１４ｓと第１支持基板１０の貼り合わせ面１０ａとを対向させた状態で、ＧａＮ基板１４の反り量と第１支持基板１０の反り量との差の絶対値が７０μｍ以下（小数点以下は四捨五入）であることが好ましく、３０μｍ以下であることがさらに好ましい。また、ＧａＮ基板１４の反りの方向と第１支持基板１０の反りの方向とが一致していることが好ましい。
【００３４】
なお、貼り合わせ前に、第１緩衝膜１２の表面１２ａ及びＧａＮ基板１４の貼り合わせ面１４ｓの少なくとも一方に、例えばＡｒイオン等のイオンを照射して活性化してもよい。これにより、表面に付着した不純物を除去すると共に、貼り合わせ後の接合強度を向上させることができる。
【００３５】
ＧａＮ基板１４の貼り合わせ面１４ｓ上に第１緩衝膜１２を形成してもよい。III族窒化物半導体基板として、ＧａＮ基板に代えて、ＡｌＮ基板、ＩｎＮ基板、ＡｌＧａＮ基板、ＩｎＧａＮ基板等を用いてもよい。
【００３６】
第１支持基板１０の貼り合わせ面１０ａ、ＧａＮ基板１４の貼り合わせ面１４ｓ、及び第１緩衝膜１２の表面１２ａのうち少なくとも１つに、凹部が形成されていることが好ましい。凹部としては、例えば溝、開口部、貫通穴等が挙げられる。例えば、第１支持基板１０の貼り合わせ面１０ａ及びＧａＮ基板１４の貼り合わせ面１４ｓのうち少なくとも一方に、例えばストライプ状の溝（凹部）が形成されていることが好ましい。この場合、接合面積が減少すると共に、後述する分離工程においてエッチング液が貼り合わせ面１０ａ，１４ｓの中心まで短時間で侵入できる。このため、分離に要する時間を短くすることができる。溝は、第１支持基板１０及びＧａＮ基板１４のうち、第１緩衝膜１２が形成されていない方に形成されることが好ましい。ＧａＮ基板１４として、Ｎ面及びＧａ面がストライプ状に配置されたストライプ基板を用いてもよい。この場合、Ｎ面とＧａ面との間に段差が形成される。また、フォトリソグラフィー法を用いて、第１支持基板１０又はＧａＮ基板１４の表面にストライプ状の溝を形成してもよい。
【００３７】
あるいは、第１支持基板１０の貼り合わせ面１０ａから裏面まで厚み方向に貫通する貫通穴（凹部）が第１支持基板１０に形成されてもよい。この場合、接合面積が減少すると共に、後述する分離工程においてエッチング液が貼り合わせ面１０ａ，１４ｓの中心まで短時間で侵入できる。このため、分離に要する時間を短くすることができる。貫通穴の形状は円形でも四角形でも良いが、円形の方が加工しやすく、またクラック抑制にもなるので好ましい。貫通穴のサイズは円形の場合、直径１μｍ〜３ｍｍが好ましい。エッチング液が短時間に浸入でき、かつ第１支持基板１０とＧａＮ基板１４の接合強度が高くなるように、直径３μｍ〜２ｍｍの貫通穴がより好ましく、直径１０μｍ〜１ｍｍの貫通穴がさらに好ましい。また、貫通穴が四角形の場合、貫通穴の断面が前述の円形の場合の断面内に収まる範囲が好ましい。貫通穴の形成に用いられる方法としては、ドリル加工あるいはレーザ加工、コアドリル加工などが考えられる。
【００３８】
あるいは、第１支持基板１０の貼り合わせ面１０ａ及びＧａＮ基板１４の貼り合わせ面１４ｓのうち少なくとも一方に形成された第１緩衝膜１２の表面１２ａに開口部（凹部）が形成されている（パターニングされている）ことが好ましい。この場合、接合面積が減少するとともに、後述する分離工程においてエッチング液が貼り合せ面１０ａ，１４ｓの中心まで短時間で侵入できる。このため、分離に要する時間を短くすることができる。パターニングでは、エッチング液が浸入しやすいように、凹部としての開口部が連続的につながるように形成されることが好ましい。このとき、エッチング液が短時間に浸入でき、かつ第１支持基板１０とＧａＮ基板１４の接合強度が高くなるように、開口部の幅が１μｍ〜３ｍｍ、好ましくは３μｍ〜２ｍｍ、より好ましくは５μｍ〜１ｍｍになるように開口部を形成する。パターニングには一般的なフォトリソグラフィー法を用いることができる。
【００３９】
上記の溝加工、貫通穴形成、第１緩衝膜１２のパターニングは、使用する基板のサイズが大きくなると特に効果がある。
（ＧａＮ層の形成工程）
【００４０】
次に、図１（ｄ）に示されるように、ＧａＮ基板１４の一部１４ｂを除去することによって、第１支持基板１０上にIII族窒化物半導体層としてのＧａＮ層１４ａを形成する。例えばワイヤーソーや内周刃等を用いてＧａＮ基板１４をスライスすることによって、ＧａＮ基板１４の一部１４ｂを除去してもよい。貼り合わせ前にＧａＮ基板１４の貼り合わせ面１４ｓにイオン注入を施して脆弱層を形成し、熱処理により脆弱層を境にＧａＮ基板１４の一部１４ｂを除去してもよい。イオン注入では、水素イオン、Ｈｅイオン、Ｎイオン等の軽元素を用いる事が好ましい。を用いることが好ましい。イオン注入量は１×１０１７〜１×１０１９／ｃｍ２であることが好ましい。熱処理は、３００〜８００℃で行われることが好ましい。
（エピタキシャル層の形成工程）
【００４１】
次に、図１（ｅ）に示されるように、必要に応じて、ＧａＮ層１４ａ上にエピタキシャル層１６を形成する。エピタキシャル層１６は単層でもよいし、複数層でもよい。エピタキシャル層１６は、例えばＭＯＣＶＤ法、ＭＢＥ法等により形成される。エピタキシャル層１６上に、ｐ型電極を形成してもよい。
（第２緩衝膜の形成工程）
【００４２】
次に、図２（ａ）に示されるように、必要に応じて、エピタキシャル層１６上に、第１緩衝膜１２とは異なる第２緩衝膜１８を形成する。第２緩衝膜１８は、第１緩衝膜１２の材料とは異なる材料からなることが好ましい。第２緩衝膜１８の材料及び形成方法としては、第１緩衝膜１２の材料及び形成方法と同じもの、あるいはＺｎＯ、Ｇａ２Ｏ３，Ａｕ−Ｎｉ膜、ＩＴＯ膜などの透明導電性膜が挙げられる。本実施形態の貼り合わせ基板をＬＥＤ用途として使用する場合、光の反射率を上げるように、透明導電性膜と後述の第２支持基板２０との間にＡｇを挿入すればさらに好ましい。
（第２支持基板の貼り合わせ工程）
【００４３】
次に、図２（ｂ）に示されるように、第２緩衝膜１８を介して、エピタキシャル層１６に、第１支持基板１０とは異なる第２支持基板２０を貼り合わせる。この貼り合わせは、上述の第１支持基板１０とＧａＮ基板１４との貼り合わせと同様の方法で行われる。第２支持基板２０は導電性を有することが好ましい。第２支持基板２０としては、例えば、Ｆｅ、Ｃｕ、Ｗ、Ｍｏ、ＷＣ、ＣｕＷ等の金属からなる金属基板や金属化合物基板、Ｓｉ、ＺｎＯ、Ｇａ２Ｏ３、ＳｉＣ等の半導体からなる単結晶半導体基板もしくは多結晶半導体基板が挙げられる。
（分離工程）
【００４４】
次に、図２（ｃ）に示されるように、第１緩衝膜１２を除去することによって、第１支持基板１０を第２支持基板２０から分離する。このようにして、貼り合わせ基板１００が得られる。
【００４５】
例えば、酸やアルカリ等のエッチング液を用いて第１緩衝膜１２をエッチング除去する。第１緩衝膜１２がＳｉＯ２からなる場合、ＨＦ溶液を用いて第１緩衝膜１２をエッチング除去することができる。第１緩衝膜１２が金属からなる場合、塩酸、硫酸、王水等の酸性溶液、ＮａＯＨ等のアルカリ性溶液を用いて第１緩衝膜１２をエッチング除去することができる。
【００４６】
また、第１支持基板１０及び第１緩衝膜１２がレーザ光を透過する場合、第１支持基板１０側から当該レーザ光を照射することによって、第１支持基板１０を第２支持基板２０から分離してもよい。レーザ光としては、例えば紫外エキシマレーザを用いることができる。
【００４７】
分離された第１支持基板１０は、図１（ａ）に示される第１支持基板１０として再使用することができる。そのため、半導体デバイスの製造コストを低減することができる。さらに、分離によって露出したＧａＮ層１４ａ上にｎ型電極を形成してもよい。
（ダイシング工程）
【００４８】
次に、図２（ｄ）に示されるように、第２支持基板２０を例えばダイシングすることによって、チップ化された半導体デバイス３０を作製する。半導体デバイス３０としては、ＬＥＤ（発光ダイオード）やＬＤ（半導体レーザ）等の発光デバイス、ショットキーダイオードや縦型トランジスタ等の電子デバイスが挙げられる。導電性を有する第２支持基板２０を用いると、縦型の半導体デバイス３０を製造できるので、半導体デバイス３０を小型化できる。なお、半導体デバイス３０を放熱基板上に実装してもよい。
【００４９】
本実施形態の貼り合わせ基板の製造方法では、第１緩衝膜１２を介して第１支持基板１０にＧａＮ基板１４を貼り合わせている。このため、所望のタイミングで第１緩衝膜１２を除去すれば、第１支持基板１０からＧａＮ基板１４を分離することができる。
【００５０】
また、第１緩衝膜１２の表面粗さＲｒｍｓが０．１ｎｍ以上であるので、第１支持基板１０とＧａＮ基板１４との過度な密着を抑制し、第１支持基板１０からＧａＮ基板１４を短時間で分離することができる。例えば、エッチング液を用いて第１緩衝膜１２をエッチング除去する場合、第１緩衝膜１２の表面粗さＲｒｍｓが０．１ｎｍ以上であると、エッチング液が第１緩衝膜１２とＧａＮ層１４ａとの間に侵入し易くなる。また、第１緩衝膜１２の表面粗さＲｒｍｓが１００００ｎｍ以下であるので、第１支持基板１０とＧａＮ基板１４との接合強度を十分に維持することができる。例えば、エピタキシャル層形成時のように高温条件下では、第１緩衝膜１２の表面粗さＲｒｍｓが１００００ｎｍ以下であると、ＧａＮ層１４ａが第１緩衝膜１２から離脱することを抑制できる。
【００５１】
したがって、本実施形態の貼り合わせ基板の製造方法によれば、第１支持基板１０とＧａＮ基板１４との接合強度を十分に維持できると共に、所望のタイミングでは、第１支持基板１０からＧａＮ基板１４を短時間で分離することができる。
【００５２】
本実施形態の貼り合わせ基板の製造方法では、第１支持基板１０を、ＧａＮ基板１４とは別のIII族窒化物半導体基板に貼り付けて再使用することができる。このため、貼り合わせ基板の製造コストを低減できる。
【００５３】
第２支持基板２０が導電性を有していると、第２支持基板２０の厚み方向に電流を流すことができる。そのため、得られた貼り合わせ基板を用いれば、小型化が可能な縦型の半導体デバイス３０を製造することができる。
【００５４】
エピタキシャル層１６上に第２緩衝膜１８を形成すると、ＧａＮ層１４ａと第２支持基板２０との接合強度を調節することができる。
【００５５】
第１支持基板１０の貼り合わせ面１０ａ及びＧａＮ基板１４の貼り合わせ面１４ｓのうち少なくとも一方に溝が形成されていることが好ましい。この場合、第１支持基板１０の貼り合わせ面１０ａとＧａＮ基板１４の貼り合わせ面１４ｓとの間に隙間が形成されるので、第１支持基板１０からＧａＮ基板１４を分離するのに必要な時間を更に短縮することができる。
【００５６】
ＧａＮ基板１４の貼り合わせ面１４ｓと第１支持基板１０の貼り合わせ面１０ａとを対向させた状態で、ＧａＮ基板１４の反り量と第１支持基板１０の反り量との差の絶対値が７０μｍ以下であることが好ましく、３０μｍ以下であることがさらに好ましい。第１支持基板１０にＧａＮ基板１４を貼り合わせる時に、第１支持基板１０及びＧａＮ基板１４の割れが発生し難くなる。また、第１支持基板１０とＧａＮ基板１４との接合強度を大きくすることができる。
【００５７】
図３は、本実施形態に係る貼り合わせ基板の製造方法により製造されるＬＥＤの一例を模式的に示す断面図である。図３に示されるＬＥＤ３０ａは、ｎ型のＧａＮ層１４ａ上に設けられたエピタキシャル層１６と、エピタキシャル層１６上に設けられた導電性を有する第２支持基板２０とを備える。エピタキシャル層１６では、ｎ型ＧａＮ層４０、ＡｌＧａＮ層４２、多重量子井戸構造（ＭＱＷ）４４、及びｐ型ＡｌＧａＮ層４６が、ｎ型のＧａＮ層１４ａ上にこの順に設けられている。第２支持基板２０、エピタキシャル層１６、及びＧａＮ層１４ａは、ｐ型の電極４８とｎ型の電極５０との間に挟まれている。ｐ電極４８は第２支持基板２０側に設けられている。ｎ型電極５０は、ＧａＮ層１４ａ側に設けられている。
【００５８】
ＬＥＤ３０ａは、本実施形態に係る貼り合わせ基板の製造方法により製造される。エピタキシャル層１６は、ＭＯＣＶＤ法を用いて形成される。第２緩衝膜１８は形成しても、しなくてもよい。第２緩衝膜１８を形成する場合には、オーミック特性を示す金属、例えばＡｕ／Ｍｏ／Ｐｄ，Ａｕ／Ｎｉなどが使用できる。半導体もしくは金属などからなる第２支持基板２０をエピタキシャル層１６に貼り合わせた後、第１支持基板１０を剥離する。電極４８及び電極５０の形成は、第２の支持基板２０を貼り合わせる前でもよいし、貼り合わせた後でもよい。
【００５９】
図４は、本実施形態に係る貼り合わせ基板の製造方法により製造されるＬＤの一例を模式的に示す断面図である。図４に示されるＬＤ３０ｂは、ｎ型のＧａＮ層１４ａ上に設けられたエピタキシャル層１６と、エピタキシャル層１６上に設けられた第２支持基板２０とを備える。エピタキシャル層１６では、ｎ型ＧａＮバッファ層５２、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５６、アンドープのＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５８、アンドープＩｎＧａＮ劣化防止層６０、ｐ型ＡｌＧａＮキャップ層６２、ｐ型ＧａＮ光導波層６４、及びｐ型ＡｌＧａＮクラッド層６６が、ｎ型のＧａＮ層１４ａ上にこの順に設けられている。
【００６０】
ＬＤ３０ｂは、本実施形態に係る貼り合わせ基板の製造方法により製造される。エピタキシャル層１６は、ＭＯＣＶＤ法を用いて形成される。第２緩衝膜１８は形成しても、しなくてもよい。第２緩衝膜１８を形成する場合には、オーミック特性を示す金属、例えばＡｕ／Ｍｏ／Ｐｄ，Ａｕ／Ｎｉなどが使用できる。半導体もしくは金属などからなる第２支持基板２０をエピタキシャル層１６に貼り合わせた後、第１支持基板１０を剥離する。
【００６１】
図５は、本実施形態に係る貼り合わせ基板の製造方法により製造されるＬＤの一例を模式的に示す断面図である。図５（ａ）に示されるＬＤ３０ｃは、ＬＤ３０ｂのｐ型ＡｌＧａＮクラッド層６６がエッチングによりパターニングされた構造を有する。パターニングにより、ｐ型ＡｌＧａＮクラッド層６６の一部からなるリッジ部６６ａが形成されている。リッジ部６６ａの頂面上には、ｐ型電極７０が形成されている。ｐ型電極７０の上には第２支持基板２０が設けられている。
【００６２】
ＬＤ３０ｃは、本実施形態に係る貼り合わせ基板の製造方法により製造される。図４に示されるＬＤ３０ｂの第２支持基板２０貼り合わせる前に、ｐ型ＡｌＧａＮクラッド層６６上に絶縁膜を形成し、フォトリソグラフィー法により開口を形成する。その開口からｐ型ＡｌＧａＮクラッド層６６の一部をエッチングすることにより、リッジ部６６ａを形成する。その後、リフトオフ法によりｐ型電極７０をリッジ部６６ａの頂面上に形成する。さらに、第２支持基板２０を貼り合わせる。その後、第２支持基板２０の裏面上にｐ型電極６８を形成してもよい。なお、図５（ｂ）に示すように、第２支持基板２０と絶縁膜７２との間の隙間部にＳｉＯ２などからなる埋め込み層６７を形成してもよい。
【００６３】
図６は、本実施形態に係る貼り合わせ基板の製造方法により製造されるショットキーダイオードの一例を模式的に示す断面図である。図６に示されるショットキーダイオード３０ｄは、導電性を有する第２支持基板２０と、第２支持基板２０上に設けられたエピタキシャル層１６と、エピタキシャル層１６上に設けられたＧａＮ層１４ａとを備える。エピタキシャル層１６は、ｎ−型のＧａＮからなる。エピタキシャル層１６及びＧａＮ層１４ａは、ショットキー電極７４とオーミック電極７６との間に挟まれている。ショットキー電極７４はエピタキシャル層１６と第２支持基板２０との間に設けられている。オーミック電極７６は、ＧａＮ層１４ａ側に設けられている。
【００６４】
ショットキーダイオード３０ｄは、本実施形態に係る貼り合わせ基板の製造方法により製造される。エピタキシャル層１６は、ＭＯＣＶＤ法を用いて形成される。第２緩衝膜１８はショットキーコンタクトがとれるような既知の材料を選択すればよい。予めショットキー電極７４が形成された第２支持基板２０をエピタキシャル層１６に貼り合わせた後、第１支持基板１０を剥離する。さらに、ＧａＮ層１４ａ上にオーミック電極７６を形成する。ここで、第２支持基板２０自体をショットキー電極として使用することも可能である。
【００６５】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
【実施例】
【００６６】
以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。図７〜図２１は、実施例及び比較例の結果を示す図である。
（比較例１）
【００６７】
直径２インチ（５０．８ｍｍ）、厚み２０００μｍ、貼り合わせ面である(000-1)面の反り量が８μｍ、貼り合わせ面の表面粗さＲｒｍｓが１．８ｎｍであるＧａＮ基板を準備した。また、第１支持基板として、直径２インチ（５０．８ｍｍ）、厚み３５０μｍ、反り量が２．１μｍ、貼り合わせ面の表面粗さＲｒｍｓが０．１５ｎｍであるサファイア基板を準備した。したがって、ＧａＮ基板の反り量と第１支持基板の貼り合わせ面である(0001)面の反り量との差は５．９μｍであった。
【００６８】
次に、ＣＶＤ法を用いて、サファイア基板の貼り合わせ面上に、厚み１００ｎｍのＳｉＯ２からなる第１緩衝膜を形成した。第１緩衝膜の表面粗さＲｒｍｓは０．０１ｎｍであった。
【００６９】
続いて、第１緩衝膜にＧａＮ基板の貼り合わせ面を接触させて圧着した。ワイヤーソーを用いて、１ｍｍ／ｈｒの速度で得られた貼り合わせ基板をスライスした。これにより、第１緩衝膜上に厚み８０μｍのＧａＮ層を形成した。
【００７０】
さらに、ＭＯＣＶＤ法を用いて、ＧａＮ層上にエピタキシャル層を形成した。具体的には、厚さ５μｍのｎ型ＧａＮ層、厚さ３ｎｍのＩｎ０．２Ｇａ０．８Ｎ層、厚さ６０ｎｍのＡｌ０．２Ｇａ０．８Ｎ層、厚さ１５０ｎｍのｐ型ＧａＮ層を順次成長させた。
【００７１】
次に、ｐ型ＧａＮ層上に第２緩衝膜を形成し、第１緩衝膜とＧａＮ基板との貼り合わせ方法と同様の方法を用いて、導電性ＳｉＣ基板を第２緩衝膜に貼り合わせた。さらに、導電性ＳｉＣ基板を第２緩衝膜に貼り合わせた接合基板を室温でＨＦ溶液中に１８０分間浸漬させたが、サファイア基板を導電性ＳｉＣ基板から分離することはできなかった。
（比較例２）
【００７２】
ＣＶＤ法に代えて、ゾルゲル法を用いて厚さ５００００ｎｍの第１緩衝膜を形成したこと以外は比較例１と同様にして、実験を行った。具体的には、サファイア基板の貼り合わせ面上に、ＴＥＯＳをスピンコートし、熱処理することによってＳｉＯ２からなる第１緩衝膜を形成した。第１緩衝膜の表面粗さＲｒｍｓは１２１５６ｎｍであった。
【００７３】
比較例２では、室温でＨＦ溶液により第１緩衝膜をエッチング除去することによって、２分でサファイア基板を導電性ＳｉＣ基板から分離することができた。その後、導電性ＳｉＣ基板をダイシングすることによって、チップ化されたＬＥＤを作製した。
【００７４】
比較例２では、ＧａＮ層上にエピタキシャル層を形成した後に、ＧａＮ層が剥離していることが判明した。これは、第１緩衝膜の表面粗さＲｒｍｓが大き過ぎたために、第１緩衝膜とＧａＮ層との接合強度が不十分となったからと考えられる。
（実施例１〜６）
【００７５】
成長速度を速くすることによって第１緩衝膜の表面粗さＲｒｍｓを制御しながら第１緩衝膜を形成したこと以外は比較例１と同様にして、実験を行った。実施例１〜６において、第１緩衝膜の表面粗さＲｒｍｓは、それぞれ０．１０ｎｍ、０．３４ｎｍ、１．０５ｎｍ、３．５０ｎｍ、１０．５０ｎｍ、２１．５０ｎｍであった。
【００７６】
実施例１〜６では、室温でＨＦ溶液により第１緩衝膜をエッチング除去することによって、それぞれ４６分、３４分、２０分、１７．５分、１７分、１４．５分でサファイア基板を導電性ＳｉＣ基板から分離することができた。その後、導電性ＳｉＣ基板をダイシングすることによって、チップ化されたＬＥＤを作製した。
（実施例７〜９）
【００７７】
スパッタリング法を用いて第１緩衝膜を形成し、成長速度を速くすることによって第１緩衝膜の表面粗さＲｒｍｓを制御しながら第１緩衝膜を形成したこと以外は実施例３と同様にして、実験を行った。
（実施例１０〜１３）
【００７８】
熱処理温度を変えることによって第１緩衝膜の表面粗さＲｒｍｓを制御しながら第１緩衝膜を形成したこと以外は比較例２と同様にして、実験を行った。
（評価結果）
【００７９】
比較例１及び２、実施例１〜１３について、第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間の結果を図７に示す。実施例１〜１３では、エピタキシャル層の状態が良好であり、かつ、サファイア基板を４６分以下と短時間で剥離することができた。
（実施例１４〜１６）
【００８０】
実施例１４〜１６において、第１緩衝膜をサファイア基板の貼り合わせ面上ではなくＧａＮ基板の貼り合わせ面上に形成したこと以外はそれぞれ実施例３、７、１０と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間の結果を図８に示す。
（実施例１７〜２１）
【００８１】
第１支持基板としてサファイア基板に代えて図９に示される第１支持基板を用いたこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、第１支持基板の材料、厚み、反り量、表面粗さＲｒｍｓ、ＧａＮ基板の反り量と第１支持基板の反り量との差の絶対値の結果を図９に示す。実施例１７〜２１では、実施例３と同等の結果が得られた。
（実施例２２〜２６）
【００８２】
第１支持基板として、サファイア基板に代えて、実施例３，１７，１８，１９で剥離された第１支持基板を再使用したこと以外は実施例３と同様にして、実験を行った。実施例２５では、実施例３を１０回繰り返して得られたサファイア基板を用いた。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、第１支持基板の材料、厚み、反り量、表面粗さＲｒｍｓ、ＧａＮ基板の反り量と第１支持基板の反り量との差の絶対値の結果を図１０に示す。実施例２２〜２６では、実施例３と同等の結果が得られた。
（実施例２７〜３２）
【００８３】
実施例２７〜２９では、第１支持基板の貼り合わせ面の表面粗さＲｒｍｓを変えたこと以外は実施例１４と同様にして、実験を行った。実施例３０〜３２では、ＧａＮ基板の貼り合わせ面の表面粗さＲｒｍｓを変えたこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、ＧａＮ基板の貼り合わせ面の表面粗さＲｒｍｓ、第１支持基板の貼り合わせ面の表面粗さＲｒｍｓの結果を図１１に示す。
（実施例３３〜３６）
【００８４】
ＧａＮ基板及び第１支持基板の反り量を変えたこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、ＧａＮ基板の反り量、第１支持基板の反り量、ＧａＮ基板の反り量と第１支持基板の反り量との差の絶対値の結果を図１２に示す。反り量の差の絶対値が２５μｍ以下の場合、エピタキシャル層の状態は良好であった。反り量の差の絶対値が２５μｍ超５０μｍ以下の場合、エピタキシャル層の形成後、基板の外周から２ｍｍ以内の範囲においてＧａＮ層が剥離していた。しかし、実用に耐えうる程度であった。
（実施例３７〜４１）
【００８５】
ＳｉＯ２からなる第１緩衝膜に代えて、図１３に示される金属材料からなる第１緩衝膜を用いたこと以外は実施例３と同様にして、実験を行った。図１３に示される剥離方法及び剥離条件を用いて、第１支持基板を剥離した。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、第１支持基板の剥離方法、剥離条件の結果を図１３に示す。実施例３７〜４１では、実施例３と同等の結果が得られた。
（実施例４２）
【００８６】
図１４に示される剥離方法及び剥離条件を用いて第１支持基板を剥離したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、第１支持基板の剥離方法、剥離条件の結果を図１４に示す。実施例４２では、実施例３と同等の結果が得られた。
（実施例４３〜４６）
【００８７】
実施例４３〜４４では、図１５に示される溝が形成されたＧａＮ基板を用いたこと以外は実施例３と同様にして、実験を行った。実施例４５〜４６では、図１５に示される溝が形成されたサファイア基板を用いて、第１緩衝膜をＧａＮ基板の貼り合わせ面上に形成したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、溝を有する基板の材料、溝の形状、幅、ピッチ、深さの結果を図１５に示す。実施例４３〜４６では、実施例３に比べて、サファイア基板を短時間で剥離できた。
（実施例４７〜５６）
【００８８】
実施例４７〜５６では、図１６に示される貫通穴が形成されたサファイア基板を用いて、第１緩衝膜をＧａＮ基板の貼り合わせ面上に形成したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、貫通穴を有する基板の材料、貫通穴の形状、直径、ピッチの結果を図１６に示す。実施例４７〜５６では、実施例３に比べて、サファイア基板を短時間で剥離できた。
（実施例５７〜６２）
【００８９】
実施例５７〜６２では、第１支持基板としてサファイア基板に代えて図１７に示されるＧａＮ基板を用いて、図１７に示される開口部が形成された第１緩衝膜を第１支持基板であるＧａＮ基板上に形成したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、第１支持基板の材料、厚み、反り量、表面粗さＲｒｍｓ、ＧａＮ基板の反り量と第１支持基板の反り量との差の絶対値、開口部の形状、直径、ピッチ、深さの結果を図１７に示す。
（実施例６３）
【００９０】
スライスではなくイオン注入及び熱処理によってＧａＮ基板の一部を除去したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、イオン注入に用いるイオンの種類、ドーズ量、ＧａＮ基板の一部を除去する方法、条件、得られたＧａＮ層の厚みの結果を図１８に示す。実施例６３では、実施例３と同等の結果が得られた。
（実施例６４）
【００９１】
ＬＥＤに代えてＬＤを作製したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、作製したデバイスの種類の結果を図１９に示す。
【００９２】
具体的には、エピタキシャル層として、Ｓｉドープしたｎ型ＧａＮバッファ層（厚さ０．０５μｍ）、Ｓｉドープしたｎ型Ａｌ０．０８Ｇａ０．９２Ｎクラッド層（厚さ１．０μｍ）、Ｓｉドープしたｎ型ＧａＮ光導波層（厚さ０．１μｍ）、多重量子井戸構造を有する活性層、Ｍｇ（マグネシウム）をドープしたｐ型Ａｌ０．２Ｇａ０．８Ｎキャップ層（厚さ１０ｎｍ）、Ｍｇをドープしたｐ型ＧａＮ光導波層（厚さ０．１μｍ）、Ｍｇをドープしたｐ型Ａｌ０．０８Ｇａ０．９２Ｎクラッド層（厚さ０．３μｍ）、Ｍｇをドープしたｐ型ＧａＮコンタクト層を順次成長させた。活性層は、アンドープのＩｎ０．１５Ｇａ０．８５Ｎ層（厚さ３ｎｍ）と、アンドープのＩｎ０．０３Ｇａ０．９７Ｎ層（厚さ６ｎｍ）とを交互に５回繰り返して成長させた。
【００９３】
続いて、ｐ型ＧａＮコンタクト層の全面に厚さ０．１μｍのＳｉＯ２膜をＣＶＤ法により形成した。このＳｉＯ２膜を、フォトリソグラフィーによりパターニングした。なお、真空蒸着法、スパッタリング法等を用いてＳｉＯ２膜を形成してもよい。フッ素を含むエッチングガスを用いて、ＳｉＯ２膜をＲＩＥエッチングしてもよい。
【００９４】
次に、パターニングされたＳｉＯ２膜をエッチングマスクとして、ｐ型ＧａＮコンタクト層及びｐ型Ａｌ０．０８Ｇａ０．９２Ｎクラッド層の一部を、塩素系ガスを用いてＲＩＥエッチングした。これにより、＜１−１００＞方向に延在する幅２μｍのリッジ部を形成した。
【００９５】
エッチングマスクをエッチングにより除去した後、基板全面に厚さ０．３μｍのＳｉＯ２絶縁膜を形成した。ＣＶＤ法、真空蒸着法、スパッタリング法等を用いて、ＳｉＯ２絶縁膜を形成することができる。
【００９６】
次に、フォトリソグラフィーにより、ｐ側電極を形成するための領域を除いた領域に位置するＳｉＯ２絶縁膜の表面を覆うレジストパターンを形成した。このレジストパターンをマスクとして、ＳｉＯ２絶縁膜をエッチングすることにより、開口を形成した。さらに、レジストパターンを残した状態で、基板全面に真空蒸着法によりｐ側電極を形成した。その後、レジストパターンを除去することによって、レジストパターン上のｐ側電極を除去した。このようにして、ｐ型ＧａＮコンタクト層上にｐ側電極を形成した。その後、導電性ＳｉＣ基板をｐ側電極上に貼り合わせた後、第１支持基板を除去した。
（実施例６５）
【００９７】
ＬＥＤに代えてショットキーダイオードを作製したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、作製したデバイスの種類の結果を図１９に示す。
【００９８】
具体的には、エピタキシャル層として、ＭＯＣＶＤ法により、厚さ５μｍのｎ−型ＧａＮ層（電子濃度が１×１０１６ｃｍ−３）を成長させた。
【００９９】
次に、ｎ−型ＧａＮ層の貼り合わせ面に、ショットキー電極として、厚さ５０ｎｍのＴｉ層、厚さ１００ｎｍのＡｌ層、厚さ２０ｎｍのＴｉ層、及び厚さ２００ｎｍのＡｕ層からなる複合層を形成し、８００℃で３０秒間加熱して合金化するとともに、ショットキー電極を第２緩衝膜として導電性ＳｉＣ基板を貼り合わせた。
【０１００】
さらに、サファイア基板を剥離後、ＧａＮ層上に、オーミック電極として、直径２００μｍ、厚さ３００ｎｍの円形Ａｕ層を形成した。
（実施例６６〜７０）
【０１０１】
実施例６６では、直径５インチのＧａＮ基板及び直径５インチの導電性ＳｉＣ基板を用いたこと以外は実施例３と同様にして、実験を行った。実施例６７〜６９では、ＧａＮ基板の貼り合わせ面をそれぞれ（１０−１０）面、（１１−２０）面、（２０−２１）面としたこと以外は実施例３と同様にして、実験を行った。実施例７０では、ＧａＮ基板とサファイア基板とを貼り合わせる前に、ＧａＮ基板の貼り合わせ面とサファイア基板の貼り合わせ面にＡｒイオンを照射することによって、不純物を除去し、活性化したこと以外は実施例３と同様にして、実験を行った。
【０１０２】
第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、ＧａＮ基板のサイズの結果を図２０に示す。
（実施例７１〜７６）
【０１０３】
第２支持基板として、導電性ＳｉＣ基板に代えて図２１に示される材料からなる基板を用いたこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、第２支持基板の材料の結果を図２１に示す。実施例７１〜７６では、実施例３と同等の結果が得られた。
【符号の説明】
【０１０４】
１０…第１支持基板、１０ａ…貼り合わせ面、１２…第１緩衝膜、１２ａ…表面、１４…ＧａＮ基板（III族窒化物半導体基板）、１４ａ…ＧａＮ層（III族窒化物半導体層）、１４ｓ…貼り合わせ面、１６…エピタキシャル層、１８…第２緩衝膜、２０…第２支持基板、１００…貼り合わせ基板。
【技術分野】
【０００１】
本発明は、貼り合わせ基板の製造方法に関する。
【背景技術】
【０００２】
ＧａＮ基板とシリコン基板とを貼り合わせることによって、シリコン基板上にＧａＮ層を形成する方法が知られている（特許文献１参照）。この方法では、まずＧａＮ基板の表面に水素及び窒素イオンをイオン注入法により注入する。その後、ＧａＮ基板のイオン注入された表面とシリコン基板とを貼り合わせる。さらに、イオン注入によってＧａＮ基板の表面近傍に形成された脆弱層を境にＧａＮ基板をシリコン基板から剥離する。このようにして、シリコン基板上にＧａＮ層が形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２１０６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の方法では、ＧａＮ基板とシリコン基板とが直接接合しているため、ＧａＮ基板をシリコン基板から分離することは困難である。
【０００５】
本発明は、上記事情に鑑みて為されたものであり、接合強度を十分に維持できると共に、短時間で分離することができる、貼り合わせ基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の課題を解決するため、本発明の貼り合わせ基板の製造方法は、III族窒化物半導体基板及び第１支持基板のうち少なくとも一方上に、表面粗さＲｒｍｓが０．１〜１００００ｎｍの表面を有する第１緩衝膜を形成する工程と、前記第１緩衝膜を介して、前記第１支持基板に前記III族窒化物半導体基板を貼り合わせる工程と、を含む。
【０００７】
本発明の貼り合わせ基板の製造方法では、第１緩衝膜を介して第１支持基板にIII族窒化物半導体基板を貼り合わせている。このため、所望のタイミングで第１緩衝膜を除去すれば、第１支持基板からIII族窒化物半導体基板を分離することができる。
【０００８】
また、第１緩衝膜の表面における表面粗さＲｒｍｓが０．１ｎｍ以上であるので、第１支持基板とIII族窒化物半導体基板との過度な密着を抑制し、第１支持基板からIII族窒化物半導体基板を短時間で分離することができる。また、第１緩衝膜の表面における表面粗さＲｒｍｓが１００００ｎｍ以下であるので、第１支持基板とIII族窒化物半導体基板との接合強度を十分に維持することができる。
【０００９】
したがって、本発明の貼り合わせ基板の製造方法によれば、第１支持基板とIII族窒化物半導体基板との接合強度を十分に維持できると共に、所望のタイミングでは、第１支持基板からIII族窒化物半導体基板を短時間で分離することができる。
【００１０】
上記貼り合わせ基板の製造方法は、前記III族窒化物半導体基板を貼り合わせる工程の後、前記III族窒化物半導体基板の一部を除去することによって、前記第１支持基板上にIII族窒化物半導体層を形成する工程と、前記III族窒化物半導体層上にエピタキシャル層を形成する工程と、前記エピタキシャル層に、前記第１支持基板とは異なる第２支持基板を貼り合わせる工程と、前記第１緩衝膜を除去することによって、前記第１支持基板を前記第２支持基板から分離する工程と、を更に含むことが好ましい。
【００１１】
この場合、第１支持基板を別のIII族窒化物半導体基板に貼り付けて再使用することができる。このため、貼り合わせ基板の製造コストを低減できる。
【００１２】
前記第２支持基板が導電性を有することが好ましい。
【００１３】
この場合、第２支持基板の厚み方向に電流を流すことができる。そのため、得られた貼り合わせ基板を用いれば、小型化が可能な縦型の半導体デバイスを製造することができる。
【００１４】
上記貼り合わせ基板の製造方法は、前記エピタキシャル層を形成する工程と前記第２支持基板を貼り合わせる工程との間に、前記エピタキシャル層上に、前記第１緩衝膜とは異なる第２緩衝膜を形成する工程を更に含むことが好ましい。
【００１５】
これにより、エピタキシャル層と第２支持基板との接合強度を調節することができる。
【００１６】
前記第１支持基板の貼り合わせ面、前記III族窒化物半導体基板の貼り合わせ面、及び前記第１緩衝膜の前記表面のうち少なくとも１つに凹部が形成されていることが好ましい。
【００１７】
この場合、第１支持基板と前記III族窒化物半導体基板との間に隙間が形成されるので、第１支持基板からIII族窒化物半導体基板を分離するのに必要な時間を更に短縮することができる。
【００１８】
前記III族窒化物半導体基板の貼り合わせ面における表面粗さＲｒｍｓが０．１〜１０ｎｍであり、前記III族窒化物半導体基板の前記貼り合わせ面を前記第１支持基板に貼り合わせてもよい。
【００１９】
前記第１支持基板の貼り合わせ面における表面粗さＲｒｍｓが０．１〜１０ｎｍであり、前記第１支持基板の前記貼り合わせ面を前記III族窒化物半導体基板に貼り合わせてもよい。
【００２０】
前記III族窒化物半導体基板を貼り合わせる工程では、前記III族窒化物半導体基板と前記第１支持基板とを対向させた状態で、前記III族窒化物半導体基板の反り量と前記第１支持基板の反り量との差の絶対値が７０μｍ以下であることが好ましい。
【００２１】
この場合、第１支持基板にIII族窒化物半導体基板を貼り合わせる時に、第１支持基板及びIII族窒化物半導体基板の割れが発生し難くなる。また、第１支持基板とIII族窒化物半導体基板との接合強度を大きくすることができる。
【発明の効果】
【００２２】
本発明によれば、接合強度を十分に維持できると共に、短時間で分離することができる、貼り合わせ基板の製造方法が提供される。
【図面の簡単な説明】
【００２３】
【図１】一実施形態に係る貼り合わせ基板の製造方法の各工程を模式的に示す断面図である。
【図２】一実施形態に係る貼り合わせ基板の製造方法の各工程を模式的に示す断面図である。
【図３】本実施形態に係る貼り合わせ基板の製造方法により製造されるＬＥＤの一例を模式的に示す断面図である。
【図４】本実施形態に係る貼り合わせ基板の製造方法により製造されるＬＤの一例を模式的に示す断面図である。
【図５】本実施形態に係る貼り合わせ基板の製造方法により製造されるＬＤの一例を模式的に示す断面図である。
【図６】本実施形態に係る貼り合わせ基板の製造方法により製造されるショットキーダイオードの一例を模式的に示す断面図である。
【図７】実施例及び比較例の結果を示す図である。
【図８】実施例の結果を示す図である。
【図９】実施例の結果を示す図である。
【図１０】実施例の結果を示す図である。
【図１１】実施例の結果を示す図である。
【図１２】実施例の結果を示す図である。
【図１３】実施例の結果を示す図である。
【図１４】実施例の結果を示す図である。
【図１５】実施例の結果を示す図である。
【図１６】実施例の結果を示す図である。
【図１７】実施例の結果を示す図である。
【図１８】実施例の結果を示す図である。
【図１９】実施例の結果を示す図である。
【図２０】実施例の結果を示す図である。
【図２１】実施例の結果を示す図である。
【発明を実施するための形態】
【００２４】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
【００２５】
図１及び図２は、一実施形態に係る貼り合わせ基板の製造方法の各工程を模式的に示す断面図である。以下、図１及び図２を参照して、本実施形態に係る貼り合わせ基板の製造方法の各工程について説明する。
（第１支持基板の準備工程）
【００２６】
まず、図１（ａ）に示されるように、第１支持基板１０を準備する。第１支持基板１０としては、例えば、サファイア基板、Ｓｉ基板、多結晶ＡｌＮ基板、多結晶Ｓｉ３Ｎ４基板、多結晶スピネル基板、多結晶ＳｉＣ基板、ＧａＮ基板等を用いることができる。第１支持基板１０は、耐熱性及び耐薬品性を有する安価な基板であることが好ましい。さらには、後述の通り、第１支持基板１０にＧａＮ基板１４を貼り合せた後、高温でエピタキシャル成長することから、ＧａＮ基板１４と同等の熱膨張係数を有する、つまり多結晶ＡｌＮ基板、多結晶ＳｉＣ基板、ＧａＮ基板を第１支持基板１０として用いることがより好ましい。
【００２７】
第１支持基板１０の貼り合わせ面１０ａの表面粗さＲｒｍｓは、０．１〜１０ｎｍであることが好ましい。
【００２８】
第１支持基板１０の反り量は、円盤状の第１支持基板１０の直径が２インチ（５０．８ｍｍ）の場合に、±７０μｍ以下であることが好ましく、±３０μｍ以下であることがさらに好ましい。反り量は、非接触光干渉式反り測定装置で格子状に１ｍｍ間隔で測定した。なお、第１支持基板１０の貼り合わせ面１０ａを上に置いた場合に、上に凸となる第１支持基板１０の反り方向をプラス、下に凸となる第１支持基板１０の反り方向をマイナスとする。なお、以降、「反り量」とは貼り合わされる面の反り量を言う。
（第１緩衝膜の形成工程）
【００２９】
次に、図１（ｂ）に示されるように、第１支持基板１０の貼り合わせ面１０ａ上に第１緩衝膜１２を形成する。第１緩衝膜１２は、例えばＣＶＤ法、スパッタリング法、ゾルゲル法、蒸着法等を用いて形成される。第１緩衝膜１２の表面１２ａにおける表面粗さＲｒｍｓは、０．１〜１００００ｎｍであり、１〜１００００ｎｍであることがより好ましく、５００〜１００００ｎｍであることが特に好ましい。表面粗さＲｒｍｓの値は、平均値に対する偏差の２乗値の平均に対する平方根である。表面粗さＲｒｍｓは、非接触式レーザ干渉計を用いて１００μｍ×１００μｍ角の範囲内において測定される。第１緩衝膜１
２は、例えばＰｔ、Ｎｉ、Ｚｎ、Ｓｎ、Ａｌ等からなる金属膜であってもよいし、例えばＳｉＯ２等からなる酸化膜であってもよい。ＣＶＤ法により第１緩衝膜１２を形成する場合、第１緩衝膜１２の成長速度を早くすることによって、第１緩衝膜１２の表面１２ａにおける表面粗さＲｒｍｓを大きくできる。ゾルゲル法により第１緩衝膜１２を形成する場合、熱処理温度を高くすることによって、第１緩衝膜１２の表面１２ａにおける表面粗さＲｒｍｓを小さくできる。
（ＧａＮ基板の貼り合わせ工程）
【００３０】
次に、図１（ｃ）に示されるように、第１緩衝膜１２を介して、第１支持基板１０の貼り合わせ面１０ａにIII族窒化物半導体基板としてのＧａＮ基板１４の貼り合わせ面１４ｓを貼り合わせる。ＧａＮ基板１４は、例えば六方晶のＧａＮ結晶からなり、バルク単結晶からなることが好ましい。貼り合わせは、例えば圧着により行われる。
【００３１】
ＧａＮ基板１４の貼り合わせ面１４ｓにおける表面粗さＲｒｍｓは０．１〜１０ｎｍであることが好ましい。
【００３２】
ＧａＮ基板１４の反り量は、円盤状のＧａＮ基板１４の直径が２インチ（５０．８ｍｍ）の場合に、±７０μｍ以下であることが好ましく、±３０μｍ以下であることがさらに好ましい。なお、ＧａＮ基板１４の貼り合わせ面１４ｓを下に置いた場合に、上に凸となるＧａＮ基板１４の反り方向をプラス、下に凸となるＧａＮ基板１４の反り方向をマイナスとする。
【００３３】
ＧａＮ基板１４の貼り合わせ面１４ｓと第１支持基板１０の貼り合わせ面１０ａとを対向させた状態で、ＧａＮ基板１４の反り量と第１支持基板１０の反り量との差の絶対値が７０μｍ以下（小数点以下は四捨五入）であることが好ましく、３０μｍ以下であることがさらに好ましい。また、ＧａＮ基板１４の反りの方向と第１支持基板１０の反りの方向とが一致していることが好ましい。
【００３４】
なお、貼り合わせ前に、第１緩衝膜１２の表面１２ａ及びＧａＮ基板１４の貼り合わせ面１４ｓの少なくとも一方に、例えばＡｒイオン等のイオンを照射して活性化してもよい。これにより、表面に付着した不純物を除去すると共に、貼り合わせ後の接合強度を向上させることができる。
【００３５】
ＧａＮ基板１４の貼り合わせ面１４ｓ上に第１緩衝膜１２を形成してもよい。III族窒化物半導体基板として、ＧａＮ基板に代えて、ＡｌＮ基板、ＩｎＮ基板、ＡｌＧａＮ基板、ＩｎＧａＮ基板等を用いてもよい。
【００３６】
第１支持基板１０の貼り合わせ面１０ａ、ＧａＮ基板１４の貼り合わせ面１４ｓ、及び第１緩衝膜１２の表面１２ａのうち少なくとも１つに、凹部が形成されていることが好ましい。凹部としては、例えば溝、開口部、貫通穴等が挙げられる。例えば、第１支持基板１０の貼り合わせ面１０ａ及びＧａＮ基板１４の貼り合わせ面１４ｓのうち少なくとも一方に、例えばストライプ状の溝（凹部）が形成されていることが好ましい。この場合、接合面積が減少すると共に、後述する分離工程においてエッチング液が貼り合わせ面１０ａ，１４ｓの中心まで短時間で侵入できる。このため、分離に要する時間を短くすることができる。溝は、第１支持基板１０及びＧａＮ基板１４のうち、第１緩衝膜１２が形成されていない方に形成されることが好ましい。ＧａＮ基板１４として、Ｎ面及びＧａ面がストライプ状に配置されたストライプ基板を用いてもよい。この場合、Ｎ面とＧａ面との間に段差が形成される。また、フォトリソグラフィー法を用いて、第１支持基板１０又はＧａＮ基板１４の表面にストライプ状の溝を形成してもよい。
【００３７】
あるいは、第１支持基板１０の貼り合わせ面１０ａから裏面まで厚み方向に貫通する貫通穴（凹部）が第１支持基板１０に形成されてもよい。この場合、接合面積が減少すると共に、後述する分離工程においてエッチング液が貼り合わせ面１０ａ，１４ｓの中心まで短時間で侵入できる。このため、分離に要する時間を短くすることができる。貫通穴の形状は円形でも四角形でも良いが、円形の方が加工しやすく、またクラック抑制にもなるので好ましい。貫通穴のサイズは円形の場合、直径１μｍ〜３ｍｍが好ましい。エッチング液が短時間に浸入でき、かつ第１支持基板１０とＧａＮ基板１４の接合強度が高くなるように、直径３μｍ〜２ｍｍの貫通穴がより好ましく、直径１０μｍ〜１ｍｍの貫通穴がさらに好ましい。また、貫通穴が四角形の場合、貫通穴の断面が前述の円形の場合の断面内に収まる範囲が好ましい。貫通穴の形成に用いられる方法としては、ドリル加工あるいはレーザ加工、コアドリル加工などが考えられる。
【００３８】
あるいは、第１支持基板１０の貼り合わせ面１０ａ及びＧａＮ基板１４の貼り合わせ面１４ｓのうち少なくとも一方に形成された第１緩衝膜１２の表面１２ａに開口部（凹部）が形成されている（パターニングされている）ことが好ましい。この場合、接合面積が減少するとともに、後述する分離工程においてエッチング液が貼り合せ面１０ａ，１４ｓの中心まで短時間で侵入できる。このため、分離に要する時間を短くすることができる。パターニングでは、エッチング液が浸入しやすいように、凹部としての開口部が連続的につながるように形成されることが好ましい。このとき、エッチング液が短時間に浸入でき、かつ第１支持基板１０とＧａＮ基板１４の接合強度が高くなるように、開口部の幅が１μｍ〜３ｍｍ、好ましくは３μｍ〜２ｍｍ、より好ましくは５μｍ〜１ｍｍになるように開口部を形成する。パターニングには一般的なフォトリソグラフィー法を用いることができる。
【００３９】
上記の溝加工、貫通穴形成、第１緩衝膜１２のパターニングは、使用する基板のサイズが大きくなると特に効果がある。
（ＧａＮ層の形成工程）
【００４０】
次に、図１（ｄ）に示されるように、ＧａＮ基板１４の一部１４ｂを除去することによって、第１支持基板１０上にIII族窒化物半導体層としてのＧａＮ層１４ａを形成する。例えばワイヤーソーや内周刃等を用いてＧａＮ基板１４をスライスすることによって、ＧａＮ基板１４の一部１４ｂを除去してもよい。貼り合わせ前にＧａＮ基板１４の貼り合わせ面１４ｓにイオン注入を施して脆弱層を形成し、熱処理により脆弱層を境にＧａＮ基板１４の一部１４ｂを除去してもよい。イオン注入では、水素イオン、Ｈｅイオン、Ｎイオン等の軽元素を用いる事が好ましい。を用いることが好ましい。イオン注入量は１×１０１７〜１×１０１９／ｃｍ２であることが好ましい。熱処理は、３００〜８００℃で行われることが好ましい。
（エピタキシャル層の形成工程）
【００４１】
次に、図１（ｅ）に示されるように、必要に応じて、ＧａＮ層１４ａ上にエピタキシャル層１６を形成する。エピタキシャル層１６は単層でもよいし、複数層でもよい。エピタキシャル層１６は、例えばＭＯＣＶＤ法、ＭＢＥ法等により形成される。エピタキシャル層１６上に、ｐ型電極を形成してもよい。
（第２緩衝膜の形成工程）
【００４２】
次に、図２（ａ）に示されるように、必要に応じて、エピタキシャル層１６上に、第１緩衝膜１２とは異なる第２緩衝膜１８を形成する。第２緩衝膜１８は、第１緩衝膜１２の材料とは異なる材料からなることが好ましい。第２緩衝膜１８の材料及び形成方法としては、第１緩衝膜１２の材料及び形成方法と同じもの、あるいはＺｎＯ、Ｇａ２Ｏ３，Ａｕ−Ｎｉ膜、ＩＴＯ膜などの透明導電性膜が挙げられる。本実施形態の貼り合わせ基板をＬＥＤ用途として使用する場合、光の反射率を上げるように、透明導電性膜と後述の第２支持基板２０との間にＡｇを挿入すればさらに好ましい。
（第２支持基板の貼り合わせ工程）
【００４３】
次に、図２（ｂ）に示されるように、第２緩衝膜１８を介して、エピタキシャル層１６に、第１支持基板１０とは異なる第２支持基板２０を貼り合わせる。この貼り合わせは、上述の第１支持基板１０とＧａＮ基板１４との貼り合わせと同様の方法で行われる。第２支持基板２０は導電性を有することが好ましい。第２支持基板２０としては、例えば、Ｆｅ、Ｃｕ、Ｗ、Ｍｏ、ＷＣ、ＣｕＷ等の金属からなる金属基板や金属化合物基板、Ｓｉ、ＺｎＯ、Ｇａ２Ｏ３、ＳｉＣ等の半導体からなる単結晶半導体基板もしくは多結晶半導体基板が挙げられる。
（分離工程）
【００４４】
次に、図２（ｃ）に示されるように、第１緩衝膜１２を除去することによって、第１支持基板１０を第２支持基板２０から分離する。このようにして、貼り合わせ基板１００が得られる。
【００４５】
例えば、酸やアルカリ等のエッチング液を用いて第１緩衝膜１２をエッチング除去する。第１緩衝膜１２がＳｉＯ２からなる場合、ＨＦ溶液を用いて第１緩衝膜１２をエッチング除去することができる。第１緩衝膜１２が金属からなる場合、塩酸、硫酸、王水等の酸性溶液、ＮａＯＨ等のアルカリ性溶液を用いて第１緩衝膜１２をエッチング除去することができる。
【００４６】
また、第１支持基板１０及び第１緩衝膜１２がレーザ光を透過する場合、第１支持基板１０側から当該レーザ光を照射することによって、第１支持基板１０を第２支持基板２０から分離してもよい。レーザ光としては、例えば紫外エキシマレーザを用いることができる。
【００４７】
分離された第１支持基板１０は、図１（ａ）に示される第１支持基板１０として再使用することができる。そのため、半導体デバイスの製造コストを低減することができる。さらに、分離によって露出したＧａＮ層１４ａ上にｎ型電極を形成してもよい。
（ダイシング工程）
【００４８】
次に、図２（ｄ）に示されるように、第２支持基板２０を例えばダイシングすることによって、チップ化された半導体デバイス３０を作製する。半導体デバイス３０としては、ＬＥＤ（発光ダイオード）やＬＤ（半導体レーザ）等の発光デバイス、ショットキーダイオードや縦型トランジスタ等の電子デバイスが挙げられる。導電性を有する第２支持基板２０を用いると、縦型の半導体デバイス３０を製造できるので、半導体デバイス３０を小型化できる。なお、半導体デバイス３０を放熱基板上に実装してもよい。
【００４９】
本実施形態の貼り合わせ基板の製造方法では、第１緩衝膜１２を介して第１支持基板１０にＧａＮ基板１４を貼り合わせている。このため、所望のタイミングで第１緩衝膜１２を除去すれば、第１支持基板１０からＧａＮ基板１４を分離することができる。
【００５０】
また、第１緩衝膜１２の表面粗さＲｒｍｓが０．１ｎｍ以上であるので、第１支持基板１０とＧａＮ基板１４との過度な密着を抑制し、第１支持基板１０からＧａＮ基板１４を短時間で分離することができる。例えば、エッチング液を用いて第１緩衝膜１２をエッチング除去する場合、第１緩衝膜１２の表面粗さＲｒｍｓが０．１ｎｍ以上であると、エッチング液が第１緩衝膜１２とＧａＮ層１４ａとの間に侵入し易くなる。また、第１緩衝膜１２の表面粗さＲｒｍｓが１００００ｎｍ以下であるので、第１支持基板１０とＧａＮ基板１４との接合強度を十分に維持することができる。例えば、エピタキシャル層形成時のように高温条件下では、第１緩衝膜１２の表面粗さＲｒｍｓが１００００ｎｍ以下であると、ＧａＮ層１４ａが第１緩衝膜１２から離脱することを抑制できる。
【００５１】
したがって、本実施形態の貼り合わせ基板の製造方法によれば、第１支持基板１０とＧａＮ基板１４との接合強度を十分に維持できると共に、所望のタイミングでは、第１支持基板１０からＧａＮ基板１４を短時間で分離することができる。
【００５２】
本実施形態の貼り合わせ基板の製造方法では、第１支持基板１０を、ＧａＮ基板１４とは別のIII族窒化物半導体基板に貼り付けて再使用することができる。このため、貼り合わせ基板の製造コストを低減できる。
【００５３】
第２支持基板２０が導電性を有していると、第２支持基板２０の厚み方向に電流を流すことができる。そのため、得られた貼り合わせ基板を用いれば、小型化が可能な縦型の半導体デバイス３０を製造することができる。
【００５４】
エピタキシャル層１６上に第２緩衝膜１８を形成すると、ＧａＮ層１４ａと第２支持基板２０との接合強度を調節することができる。
【００５５】
第１支持基板１０の貼り合わせ面１０ａ及びＧａＮ基板１４の貼り合わせ面１４ｓのうち少なくとも一方に溝が形成されていることが好ましい。この場合、第１支持基板１０の貼り合わせ面１０ａとＧａＮ基板１４の貼り合わせ面１４ｓとの間に隙間が形成されるので、第１支持基板１０からＧａＮ基板１４を分離するのに必要な時間を更に短縮することができる。
【００５６】
ＧａＮ基板１４の貼り合わせ面１４ｓと第１支持基板１０の貼り合わせ面１０ａとを対向させた状態で、ＧａＮ基板１４の反り量と第１支持基板１０の反り量との差の絶対値が７０μｍ以下であることが好ましく、３０μｍ以下であることがさらに好ましい。第１支持基板１０にＧａＮ基板１４を貼り合わせる時に、第１支持基板１０及びＧａＮ基板１４の割れが発生し難くなる。また、第１支持基板１０とＧａＮ基板１４との接合強度を大きくすることができる。
【００５７】
図３は、本実施形態に係る貼り合わせ基板の製造方法により製造されるＬＥＤの一例を模式的に示す断面図である。図３に示されるＬＥＤ３０ａは、ｎ型のＧａＮ層１４ａ上に設けられたエピタキシャル層１６と、エピタキシャル層１６上に設けられた導電性を有する第２支持基板２０とを備える。エピタキシャル層１６では、ｎ型ＧａＮ層４０、ＡｌＧａＮ層４２、多重量子井戸構造（ＭＱＷ）４４、及びｐ型ＡｌＧａＮ層４６が、ｎ型のＧａＮ層１４ａ上にこの順に設けられている。第２支持基板２０、エピタキシャル層１６、及びＧａＮ層１４ａは、ｐ型の電極４８とｎ型の電極５０との間に挟まれている。ｐ電極４８は第２支持基板２０側に設けられている。ｎ型電極５０は、ＧａＮ層１４ａ側に設けられている。
【００５８】
ＬＥＤ３０ａは、本実施形態に係る貼り合わせ基板の製造方法により製造される。エピタキシャル層１６は、ＭＯＣＶＤ法を用いて形成される。第２緩衝膜１８は形成しても、しなくてもよい。第２緩衝膜１８を形成する場合には、オーミック特性を示す金属、例えばＡｕ／Ｍｏ／Ｐｄ，Ａｕ／Ｎｉなどが使用できる。半導体もしくは金属などからなる第２支持基板２０をエピタキシャル層１６に貼り合わせた後、第１支持基板１０を剥離する。電極４８及び電極５０の形成は、第２の支持基板２０を貼り合わせる前でもよいし、貼り合わせた後でもよい。
【００５９】
図４は、本実施形態に係る貼り合わせ基板の製造方法により製造されるＬＤの一例を模式的に示す断面図である。図４に示されるＬＤ３０ｂは、ｎ型のＧａＮ層１４ａ上に設けられたエピタキシャル層１６と、エピタキシャル層１６上に設けられた第２支持基板２０とを備える。エピタキシャル層１６では、ｎ型ＧａＮバッファ層５２、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５６、アンドープのＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５８、アンドープＩｎＧａＮ劣化防止層６０、ｐ型ＡｌＧａＮキャップ層６２、ｐ型ＧａＮ光導波層６４、及びｐ型ＡｌＧａＮクラッド層６６が、ｎ型のＧａＮ層１４ａ上にこの順に設けられている。
【００６０】
ＬＤ３０ｂは、本実施形態に係る貼り合わせ基板の製造方法により製造される。エピタキシャル層１６は、ＭＯＣＶＤ法を用いて形成される。第２緩衝膜１８は形成しても、しなくてもよい。第２緩衝膜１８を形成する場合には、オーミック特性を示す金属、例えばＡｕ／Ｍｏ／Ｐｄ，Ａｕ／Ｎｉなどが使用できる。半導体もしくは金属などからなる第２支持基板２０をエピタキシャル層１６に貼り合わせた後、第１支持基板１０を剥離する。
【００６１】
図５は、本実施形態に係る貼り合わせ基板の製造方法により製造されるＬＤの一例を模式的に示す断面図である。図５（ａ）に示されるＬＤ３０ｃは、ＬＤ３０ｂのｐ型ＡｌＧａＮクラッド層６６がエッチングによりパターニングされた構造を有する。パターニングにより、ｐ型ＡｌＧａＮクラッド層６６の一部からなるリッジ部６６ａが形成されている。リッジ部６６ａの頂面上には、ｐ型電極７０が形成されている。ｐ型電極７０の上には第２支持基板２０が設けられている。
【００６２】
ＬＤ３０ｃは、本実施形態に係る貼り合わせ基板の製造方法により製造される。図４に示されるＬＤ３０ｂの第２支持基板２０貼り合わせる前に、ｐ型ＡｌＧａＮクラッド層６６上に絶縁膜を形成し、フォトリソグラフィー法により開口を形成する。その開口からｐ型ＡｌＧａＮクラッド層６６の一部をエッチングすることにより、リッジ部６６ａを形成する。その後、リフトオフ法によりｐ型電極７０をリッジ部６６ａの頂面上に形成する。さらに、第２支持基板２０を貼り合わせる。その後、第２支持基板２０の裏面上にｐ型電極６８を形成してもよい。なお、図５（ｂ）に示すように、第２支持基板２０と絶縁膜７２との間の隙間部にＳｉＯ２などからなる埋め込み層６７を形成してもよい。
【００６３】
図６は、本実施形態に係る貼り合わせ基板の製造方法により製造されるショットキーダイオードの一例を模式的に示す断面図である。図６に示されるショットキーダイオード３０ｄは、導電性を有する第２支持基板２０と、第２支持基板２０上に設けられたエピタキシャル層１６と、エピタキシャル層１６上に設けられたＧａＮ層１４ａとを備える。エピタキシャル層１６は、ｎ−型のＧａＮからなる。エピタキシャル層１６及びＧａＮ層１４ａは、ショットキー電極７４とオーミック電極７６との間に挟まれている。ショットキー電極７４はエピタキシャル層１６と第２支持基板２０との間に設けられている。オーミック電極７６は、ＧａＮ層１４ａ側に設けられている。
【００６４】
ショットキーダイオード３０ｄは、本実施形態に係る貼り合わせ基板の製造方法により製造される。エピタキシャル層１６は、ＭＯＣＶＤ法を用いて形成される。第２緩衝膜１８はショットキーコンタクトがとれるような既知の材料を選択すればよい。予めショットキー電極７４が形成された第２支持基板２０をエピタキシャル層１６に貼り合わせた後、第１支持基板１０を剥離する。さらに、ＧａＮ層１４ａ上にオーミック電極７６を形成する。ここで、第２支持基板２０自体をショットキー電極として使用することも可能である。
【００６５】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
【実施例】
【００６６】
以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。図７〜図２１は、実施例及び比較例の結果を示す図である。
（比較例１）
【００６７】
直径２インチ（５０．８ｍｍ）、厚み２０００μｍ、貼り合わせ面である(000-1)面の反り量が８μｍ、貼り合わせ面の表面粗さＲｒｍｓが１．８ｎｍであるＧａＮ基板を準備した。また、第１支持基板として、直径２インチ（５０．８ｍｍ）、厚み３５０μｍ、反り量が２．１μｍ、貼り合わせ面の表面粗さＲｒｍｓが０．１５ｎｍであるサファイア基板を準備した。したがって、ＧａＮ基板の反り量と第１支持基板の貼り合わせ面である(0001)面の反り量との差は５．９μｍであった。
【００６８】
次に、ＣＶＤ法を用いて、サファイア基板の貼り合わせ面上に、厚み１００ｎｍのＳｉＯ２からなる第１緩衝膜を形成した。第１緩衝膜の表面粗さＲｒｍｓは０．０１ｎｍであった。
【００６９】
続いて、第１緩衝膜にＧａＮ基板の貼り合わせ面を接触させて圧着した。ワイヤーソーを用いて、１ｍｍ／ｈｒの速度で得られた貼り合わせ基板をスライスした。これにより、第１緩衝膜上に厚み８０μｍのＧａＮ層を形成した。
【００７０】
さらに、ＭＯＣＶＤ法を用いて、ＧａＮ層上にエピタキシャル層を形成した。具体的には、厚さ５μｍのｎ型ＧａＮ層、厚さ３ｎｍのＩｎ０．２Ｇａ０．８Ｎ層、厚さ６０ｎｍのＡｌ０．２Ｇａ０．８Ｎ層、厚さ１５０ｎｍのｐ型ＧａＮ層を順次成長させた。
【００７１】
次に、ｐ型ＧａＮ層上に第２緩衝膜を形成し、第１緩衝膜とＧａＮ基板との貼り合わせ方法と同様の方法を用いて、導電性ＳｉＣ基板を第２緩衝膜に貼り合わせた。さらに、導電性ＳｉＣ基板を第２緩衝膜に貼り合わせた接合基板を室温でＨＦ溶液中に１８０分間浸漬させたが、サファイア基板を導電性ＳｉＣ基板から分離することはできなかった。
（比較例２）
【００７２】
ＣＶＤ法に代えて、ゾルゲル法を用いて厚さ５００００ｎｍの第１緩衝膜を形成したこと以外は比較例１と同様にして、実験を行った。具体的には、サファイア基板の貼り合わせ面上に、ＴＥＯＳをスピンコートし、熱処理することによってＳｉＯ２からなる第１緩衝膜を形成した。第１緩衝膜の表面粗さＲｒｍｓは１２１５６ｎｍであった。
【００７３】
比較例２では、室温でＨＦ溶液により第１緩衝膜をエッチング除去することによって、２分でサファイア基板を導電性ＳｉＣ基板から分離することができた。その後、導電性ＳｉＣ基板をダイシングすることによって、チップ化されたＬＥＤを作製した。
【００７４】
比較例２では、ＧａＮ層上にエピタキシャル層を形成した後に、ＧａＮ層が剥離していることが判明した。これは、第１緩衝膜の表面粗さＲｒｍｓが大き過ぎたために、第１緩衝膜とＧａＮ層との接合強度が不十分となったからと考えられる。
（実施例１〜６）
【００７５】
成長速度を速くすることによって第１緩衝膜の表面粗さＲｒｍｓを制御しながら第１緩衝膜を形成したこと以外は比較例１と同様にして、実験を行った。実施例１〜６において、第１緩衝膜の表面粗さＲｒｍｓは、それぞれ０．１０ｎｍ、０．３４ｎｍ、１．０５ｎｍ、３．５０ｎｍ、１０．５０ｎｍ、２１．５０ｎｍであった。
【００７６】
実施例１〜６では、室温でＨＦ溶液により第１緩衝膜をエッチング除去することによって、それぞれ４６分、３４分、２０分、１７．５分、１７分、１４．５分でサファイア基板を導電性ＳｉＣ基板から分離することができた。その後、導電性ＳｉＣ基板をダイシングすることによって、チップ化されたＬＥＤを作製した。
（実施例７〜９）
【００７７】
スパッタリング法を用いて第１緩衝膜を形成し、成長速度を速くすることによって第１緩衝膜の表面粗さＲｒｍｓを制御しながら第１緩衝膜を形成したこと以外は実施例３と同様にして、実験を行った。
（実施例１０〜１３）
【００７８】
熱処理温度を変えることによって第１緩衝膜の表面粗さＲｒｍｓを制御しながら第１緩衝膜を形成したこと以外は比較例２と同様にして、実験を行った。
（評価結果）
【００７９】
比較例１及び２、実施例１〜１３について、第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間の結果を図７に示す。実施例１〜１３では、エピタキシャル層の状態が良好であり、かつ、サファイア基板を４６分以下と短時間で剥離することができた。
（実施例１４〜１６）
【００８０】
実施例１４〜１６において、第１緩衝膜をサファイア基板の貼り合わせ面上ではなくＧａＮ基板の貼り合わせ面上に形成したこと以外はそれぞれ実施例３、７、１０と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間の結果を図８に示す。
（実施例１７〜２１）
【００８１】
第１支持基板としてサファイア基板に代えて図９に示される第１支持基板を用いたこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、第１支持基板の材料、厚み、反り量、表面粗さＲｒｍｓ、ＧａＮ基板の反り量と第１支持基板の反り量との差の絶対値の結果を図９に示す。実施例１７〜２１では、実施例３と同等の結果が得られた。
（実施例２２〜２６）
【００８２】
第１支持基板として、サファイア基板に代えて、実施例３，１７，１８，１９で剥離された第１支持基板を再使用したこと以外は実施例３と同様にして、実験を行った。実施例２５では、実施例３を１０回繰り返して得られたサファイア基板を用いた。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、第１支持基板の材料、厚み、反り量、表面粗さＲｒｍｓ、ＧａＮ基板の反り量と第１支持基板の反り量との差の絶対値の結果を図１０に示す。実施例２２〜２６では、実施例３と同等の結果が得られた。
（実施例２７〜３２）
【００８３】
実施例２７〜２９では、第１支持基板の貼り合わせ面の表面粗さＲｒｍｓを変えたこと以外は実施例１４と同様にして、実験を行った。実施例３０〜３２では、ＧａＮ基板の貼り合わせ面の表面粗さＲｒｍｓを変えたこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、ＧａＮ基板の貼り合わせ面の表面粗さＲｒｍｓ、第１支持基板の貼り合わせ面の表面粗さＲｒｍｓの結果を図１１に示す。
（実施例３３〜３６）
【００８４】
ＧａＮ基板及び第１支持基板の反り量を変えたこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、ＧａＮ基板の反り量、第１支持基板の反り量、ＧａＮ基板の反り量と第１支持基板の反り量との差の絶対値の結果を図１２に示す。反り量の差の絶対値が２５μｍ以下の場合、エピタキシャル層の状態は良好であった。反り量の差の絶対値が２５μｍ超５０μｍ以下の場合、エピタキシャル層の形成後、基板の外周から２ｍｍ以内の範囲においてＧａＮ層が剥離していた。しかし、実用に耐えうる程度であった。
（実施例３７〜４１）
【００８５】
ＳｉＯ２からなる第１緩衝膜に代えて、図１３に示される金属材料からなる第１緩衝膜を用いたこと以外は実施例３と同様にして、実験を行った。図１３に示される剥離方法及び剥離条件を用いて、第１支持基板を剥離した。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、第１支持基板の剥離方法、剥離条件の結果を図１３に示す。実施例３７〜４１では、実施例３と同等の結果が得られた。
（実施例４２）
【００８６】
図１４に示される剥離方法及び剥離条件を用いて第１支持基板を剥離したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、第１支持基板の剥離方法、剥離条件の結果を図１４に示す。実施例４２では、実施例３と同等の結果が得られた。
（実施例４３〜４６）
【００８７】
実施例４３〜４４では、図１５に示される溝が形成されたＧａＮ基板を用いたこと以外は実施例３と同様にして、実験を行った。実施例４５〜４６では、図１５に示される溝が形成されたサファイア基板を用いて、第１緩衝膜をＧａＮ基板の貼り合わせ面上に形成したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、溝を有する基板の材料、溝の形状、幅、ピッチ、深さの結果を図１５に示す。実施例４３〜４６では、実施例３に比べて、サファイア基板を短時間で剥離できた。
（実施例４７〜５６）
【００８８】
実施例４７〜５６では、図１６に示される貫通穴が形成されたサファイア基板を用いて、第１緩衝膜をＧａＮ基板の貼り合わせ面上に形成したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、貫通穴を有する基板の材料、貫通穴の形状、直径、ピッチの結果を図１６に示す。実施例４７〜５６では、実施例３に比べて、サファイア基板を短時間で剥離できた。
（実施例５７〜６２）
【００８９】
実施例５７〜６２では、第１支持基板としてサファイア基板に代えて図１７に示されるＧａＮ基板を用いて、図１７に示される開口部が形成された第１緩衝膜を第１支持基板であるＧａＮ基板上に形成したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、第１支持基板の材料、厚み、反り量、表面粗さＲｒｍｓ、ＧａＮ基板の反り量と第１支持基板の反り量との差の絶対値、開口部の形状、直径、ピッチ、深さの結果を図１７に示す。
（実施例６３）
【００９０】
スライスではなくイオン注入及び熱処理によってＧａＮ基板の一部を除去したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、イオン注入に用いるイオンの種類、ドーズ量、ＧａＮ基板の一部を除去する方法、条件、得られたＧａＮ層の厚みの結果を図１８に示す。実施例６３では、実施例３と同等の結果が得られた。
（実施例６４）
【００９１】
ＬＥＤに代えてＬＤを作製したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、作製したデバイスの種類の結果を図１９に示す。
【００９２】
具体的には、エピタキシャル層として、Ｓｉドープしたｎ型ＧａＮバッファ層（厚さ０．０５μｍ）、Ｓｉドープしたｎ型Ａｌ０．０８Ｇａ０．９２Ｎクラッド層（厚さ１．０μｍ）、Ｓｉドープしたｎ型ＧａＮ光導波層（厚さ０．１μｍ）、多重量子井戸構造を有する活性層、Ｍｇ（マグネシウム）をドープしたｐ型Ａｌ０．２Ｇａ０．８Ｎキャップ層（厚さ１０ｎｍ）、Ｍｇをドープしたｐ型ＧａＮ光導波層（厚さ０．１μｍ）、Ｍｇをドープしたｐ型Ａｌ０．０８Ｇａ０．９２Ｎクラッド層（厚さ０．３μｍ）、Ｍｇをドープしたｐ型ＧａＮコンタクト層を順次成長させた。活性層は、アンドープのＩｎ０．１５Ｇａ０．８５Ｎ層（厚さ３ｎｍ）と、アンドープのＩｎ０．０３Ｇａ０．９７Ｎ層（厚さ６ｎｍ）とを交互に５回繰り返して成長させた。
【００９３】
続いて、ｐ型ＧａＮコンタクト層の全面に厚さ０．１μｍのＳｉＯ２膜をＣＶＤ法により形成した。このＳｉＯ２膜を、フォトリソグラフィーによりパターニングした。なお、真空蒸着法、スパッタリング法等を用いてＳｉＯ２膜を形成してもよい。フッ素を含むエッチングガスを用いて、ＳｉＯ２膜をＲＩＥエッチングしてもよい。
【００９４】
次に、パターニングされたＳｉＯ２膜をエッチングマスクとして、ｐ型ＧａＮコンタクト層及びｐ型Ａｌ０．０８Ｇａ０．９２Ｎクラッド層の一部を、塩素系ガスを用いてＲＩＥエッチングした。これにより、＜１−１００＞方向に延在する幅２μｍのリッジ部を形成した。
【００９５】
エッチングマスクをエッチングにより除去した後、基板全面に厚さ０．３μｍのＳｉＯ２絶縁膜を形成した。ＣＶＤ法、真空蒸着法、スパッタリング法等を用いて、ＳｉＯ２絶縁膜を形成することができる。
【００９６】
次に、フォトリソグラフィーにより、ｐ側電極を形成するための領域を除いた領域に位置するＳｉＯ２絶縁膜の表面を覆うレジストパターンを形成した。このレジストパターンをマスクとして、ＳｉＯ２絶縁膜をエッチングすることにより、開口を形成した。さらに、レジストパターンを残した状態で、基板全面に真空蒸着法によりｐ側電極を形成した。その後、レジストパターンを除去することによって、レジストパターン上のｐ側電極を除去した。このようにして、ｐ型ＧａＮコンタクト層上にｐ側電極を形成した。その後、導電性ＳｉＣ基板をｐ側電極上に貼り合わせた後、第１支持基板を除去した。
（実施例６５）
【００９７】
ＬＥＤに代えてショットキーダイオードを作製したこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、作製したデバイスの種類の結果を図１９に示す。
【００９８】
具体的には、エピタキシャル層として、ＭＯＣＶＤ法により、厚さ５μｍのｎ−型ＧａＮ層（電子濃度が１×１０１６ｃｍ−３）を成長させた。
【００９９】
次に、ｎ−型ＧａＮ層の貼り合わせ面に、ショットキー電極として、厚さ５０ｎｍのＴｉ層、厚さ１００ｎｍのＡｌ層、厚さ２０ｎｍのＴｉ層、及び厚さ２００ｎｍのＡｕ層からなる複合層を形成し、８００℃で３０秒間加熱して合金化するとともに、ショットキー電極を第２緩衝膜として導電性ＳｉＣ基板を貼り合わせた。
【０１００】
さらに、サファイア基板を剥離後、ＧａＮ層上に、オーミック電極として、直径２００μｍ、厚さ３００ｎｍの円形Ａｕ層を形成した。
（実施例６６〜７０）
【０１０１】
実施例６６では、直径５インチのＧａＮ基板及び直径５インチの導電性ＳｉＣ基板を用いたこと以外は実施例３と同様にして、実験を行った。実施例６７〜６９では、ＧａＮ基板の貼り合わせ面をそれぞれ（１０−１０）面、（１１−２０）面、（２０−２１）面としたこと以外は実施例３と同様にして、実験を行った。実施例７０では、ＧａＮ基板とサファイア基板とを貼り合わせる前に、ＧａＮ基板の貼り合わせ面とサファイア基板の貼り合わせ面にＡｒイオンを照射することによって、不純物を除去し、活性化したこと以外は実施例３と同様にして、実験を行った。
【０１０２】
第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、ＧａＮ基板のサイズの結果を図２０に示す。
（実施例７１〜７６）
【０１０３】
第２支持基板として、導電性ＳｉＣ基板に代えて図２１に示される材料からなる基板を用いたこと以外は実施例３と同様にして、実験を行った。第１緩衝膜が成膜される基板の材料、第１緩衝膜の材料、成膜方法、厚み、表面粗さＲｒｍｓ、エピタキシャル層の状態、第１支持基板の剥離に要した時間、第２支持基板の材料の結果を図２１に示す。実施例７１〜７６では、実施例３と同等の結果が得られた。
【符号の説明】
【０１０４】
１０…第１支持基板、１０ａ…貼り合わせ面、１２…第１緩衝膜、１２ａ…表面、１４…ＧａＮ基板（III族窒化物半導体基板）、１４ａ…ＧａＮ層（III族窒化物半導体層）、１４ｓ…貼り合わせ面、１６…エピタキシャル層、１８…第２緩衝膜、２０…第２支持基板、１００…貼り合わせ基板。
【特許請求の範囲】
【請求項１】
III族窒化物半導体基板及び第１支持基板のうち少なくとも一方上に、表面粗さＲｒｍｓが０．１〜１００００ｎｍの表面を有する第１緩衝膜を形成する工程と、
前記第１緩衝膜を介して、前記第１支持基板に前記III族窒化物半導体基板を貼り合わせる工程と、
を含む、貼り合わせ基板の製造方法。
【請求項２】
前記III族窒化物半導体基板を貼り合わせる工程の後、前記III族窒化物半導体基板の一部を除去することによって、前記第１支持基板上にIII族窒化物半導体層を形成する工程と、
前記III族窒化物半導体層上にエピタキシャル層を形成する工程と、
前記エピタキシャル層に、前記第１支持基板とは異なる第２支持基板を貼り合わせる工程と、
前記第１緩衝膜を除去することによって、前記第１支持基板を前記第２支持基板から分離する工程と、
を更に含む、請求項１に記載の貼り合わせ基板の製造方法。
【請求項３】
前記第２支持基板が導電性を有する、請求項２に記載の貼り合わせ基板の製造方法。
【請求項４】
前記エピタキシャル層を形成する工程と前記第２支持基板を貼り合わせる工程との間に、前記エピタキシャル層上に、前記第１緩衝膜とは異なる第２緩衝膜を形成する工程を更に含む、請求項２又は３に記載の貼り合わせ基板の製造方法。
【請求項５】
前記第１支持基板の貼り合わせ面、前記III族窒化物半導体基板の貼り合わせ面、及び前記第１緩衝膜の前記表面のうち少なくとも１つに凹部が形成されている、請求項１〜４のいずれか一項に記載の貼り合わせ基板の製造方法。
【請求項６】
前記III族窒化物半導体基板の貼り合わせ面における表面粗さＲｒｍｓが０．１〜１０ｎｍであり、前記III族窒化物半導体基板の前記貼り合わせ面を前記第１支持基板に貼り合わせる、請求項１〜５のいずれか一項に記載の貼り合わせ基板の製造方法。
【請求項７】
前記第１支持基板の貼り合わせ面における表面粗さＲｒｍｓが０．１〜１０ｎｍであり
、前記第１支持基板の前記貼り合わせ面を前記III族窒化物半導体基板に貼り合わせる、
請求項１〜６のいずれか一項に記載の貼り合わせ基板の製造方法。
【請求項８】
前記III族窒化物半導体基板を貼り合わせる工程では、前記III族窒化物半導体基板と前記第１支持基板とを対向させた状態で、前記III族窒化物半導体基板の反り量と前記第１支持基板の反り量との差の絶対値が７０μｍ以下である、請求項１〜７のいずれか一項に記載の貼り合わせ基板の製造方法。
【請求項１】
III族窒化物半導体基板及び第１支持基板のうち少なくとも一方上に、表面粗さＲｒｍｓが０．１〜１００００ｎｍの表面を有する第１緩衝膜を形成する工程と、
前記第１緩衝膜を介して、前記第１支持基板に前記III族窒化物半導体基板を貼り合わせる工程と、
を含む、貼り合わせ基板の製造方法。
【請求項２】
前記III族窒化物半導体基板を貼り合わせる工程の後、前記III族窒化物半導体基板の一部を除去することによって、前記第１支持基板上にIII族窒化物半導体層を形成する工程と、
前記III族窒化物半導体層上にエピタキシャル層を形成する工程と、
前記エピタキシャル層に、前記第１支持基板とは異なる第２支持基板を貼り合わせる工程と、
前記第１緩衝膜を除去することによって、前記第１支持基板を前記第２支持基板から分離する工程と、
を更に含む、請求項１に記載の貼り合わせ基板の製造方法。
【請求項３】
前記第２支持基板が導電性を有する、請求項２に記載の貼り合わせ基板の製造方法。
【請求項４】
前記エピタキシャル層を形成する工程と前記第２支持基板を貼り合わせる工程との間に、前記エピタキシャル層上に、前記第１緩衝膜とは異なる第２緩衝膜を形成する工程を更に含む、請求項２又は３に記載の貼り合わせ基板の製造方法。
【請求項５】
前記第１支持基板の貼り合わせ面、前記III族窒化物半導体基板の貼り合わせ面、及び前記第１緩衝膜の前記表面のうち少なくとも１つに凹部が形成されている、請求項１〜４のいずれか一項に記載の貼り合わせ基板の製造方法。
【請求項６】
前記III族窒化物半導体基板の貼り合わせ面における表面粗さＲｒｍｓが０．１〜１０ｎｍであり、前記III族窒化物半導体基板の前記貼り合わせ面を前記第１支持基板に貼り合わせる、請求項１〜５のいずれか一項に記載の貼り合わせ基板の製造方法。
【請求項７】
前記第１支持基板の貼り合わせ面における表面粗さＲｒｍｓが０．１〜１０ｎｍであり
、前記第１支持基板の前記貼り合わせ面を前記III族窒化物半導体基板に貼り合わせる、
請求項１〜６のいずれか一項に記載の貼り合わせ基板の製造方法。
【請求項８】
前記III族窒化物半導体基板を貼り合わせる工程では、前記III族窒化物半導体基板と前記第１支持基板とを対向させた状態で、前記III族窒化物半導体基板の反り量と前記第１支持基板の反り量との差の絶対値が７０μｍ以下である、請求項１〜７のいずれか一項に記載の貼り合わせ基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１０−２３２６２５（Ｐ２０１０−２３２６２５Ａ）
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願番号】特願２００９−１５０２１８（Ｐ２００９−１５０２１８）
【出願日】平成２１年６月２４日（２００９．６．２４）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願日】平成２１年６月２４日（２００９．６．２４）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]