【課題】半導体デバイスを効率よく製造するために、基体の種類の如何を問わずに効率よく半導体ウエハを製造することができる半導体ウエハの製造方法、ならびにかかる製造方法に好適に用いられる複合基体および複合基板を提供する。
【解決手段】本半導体ウエハの製造方法は、基体１０上に、表面のＲＭＳ粗さが１０ｎｍ以下の基体表面平坦化層１２を形成して複合基体１を得る工程と、複合基体１の基体表面平坦化層１２側に半導体結晶層２０ａを貼り合わせて複合基板３Ａ，３Ｂ，３Ｃを得る工程と、複合基板３Ａ，３Ｂ，３Ｃの半導体結晶層２０ａ上に少なくとも１層の半導体層３０を成長させる工程と、基体表面平坦化層１２をウェットエッチングで除去することにより、基体１０から半導体結晶層２０ａを分離して、半導体結晶層２０ａおよび半導体層３０を含む半導体ウエハ５を得る工程と、を含む。 （もっと読む）

【課題】デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハおよびその製造方法を提供する。
【解決手段】シリコン基板の表面から内部に向かってＶ族原子を拡散させて形成した、濃度：２×１０^１３ａｔｏｍｓ／ｃｍ^３以上１×１０^１８ａｔｏｍｓ／ｃｍ^３以下のＶ族原子を含有してシリコン基板の表層に位置するバリア層と、バリア層上に形成したシリコンエピタキシャル膜よりなるデバイス活性層とを備えることを特徴とするエピタキシャルウェーハである。また、バリア層形成工程と、デバイス活性層形成工程とを含むエピタキシャルウェーハの製造方法である。 （もっと読む）

【課題】異種基板上にＧａＮ系半導体を成長させることにより発生する貫通転位を低減し、低転位密度（例えば、１０^５／ｃｍ^２以下）のＧａＮ系半導体をエピタキシャル成長させることができるＧａＮ系半導体エピタキシャル基板の製造方法を提供する。
【解決手段】異種材料からなる成長用基板（例えばＮＧＯ基板）上にＧａＮ系半導体をエピタキシャル成長させる際に、成長用基板上に、第１ＧａＮ系半導体層をエピタキシャル成長させ（第１工程）、第１ＧａＮ系半導体層における転位発生部分にエッチピットを形成し（第２工程）、エッチピットにＳｉ_３Ｎ_４膜を選択的に形成し（第３工程）、Ｓｉ_３Ｎ_４膜上に第２ＧａＮ系半導体層をエピタキシャル成長させる（第４工程）。 （もっと読む）

【課題】格子不整合系基板を使用しながら、高品質な単結晶窒化物半導体の結晶成長を実現する半導体ウエハの製造方法を提供する。
【解決手段】半導体基板１０１の表面にグラフェン層１１０を設ける工程と、グラフェン層１１０の炭素原子の配列を示すハニカム構造の中心に、単結晶半導体層の結晶を構成する一の元素を吸着させる工程と、この一の元素に前記結晶を構成する当該元素とは異なる他の元素を結合させ、前記結晶の第１層１１４を形成する工程と、前記第１層の表面にさらに所定の層数の前記結晶半導体層を結晶成長する工程を備える。 （もっと読む）

半導体装置を製作する方法または構造体は、従順な材料の層の上に横たわっている半導体材料の構造体を形成することを含み、その後半導体材料構造体を緩和させる従順な材料の粘性を変えて、緩和した半導体材料の連続層を形成する際の種子層として、緩和した半導体材料構造体を利用する。ある実施形態では、半導体材料の層は、III-Vタイプ半導体材料（例えばインジウム窒化ガリウム）から成る。新しい中間構造体が、この種の方法の間、形成される。加工された基板は、緩和した格子の構造体を有する半導体材料の連続層を含む。
（もっと読む）

【課題】ＳＯＩ層の厚さのバラツキの無いＳＯＩ基板及び該ＳＯＩ基板の製造方法を提供する。
【解決手段】シリコン基板上にエピタキシャル剥離層を介してＡＬＥ成長でＳＯＩ層を形成し、ボデイウエーハを貼り付けた後、前記エピタキシャル剥離層を溶解除去することによって、全てがＡＬＥ成長で作成したＳＯＩ層を形成し、
ＳＯＩ層の厚さのバラツキの無いＳＯＩ基板とした。 （もっと読む）

【課題】 プラズマや活性イオンなどの衝突による結晶へのダメージの導入がなく、且つ多くの時間を必要としない方法で、窒化物系半導体層に分離溝を形成することにより、素子分離を容易にする窒化物系半導体素子の作製方法を提供する。
【解決手段】本発明に係る窒化物系半導体素子の作製方法は、主基板２０の主面に所定の処理を施す事により、前記主面に、第１の領域２０ａと、前記第１の領域２０ａよりも結晶成長が起こりにくい第２の領域２０ｂとを作製する領域作製工程と、前記主面に結晶成長により窒化物系半導体層１を形成する結晶成長工程と、前記第２の領域２０ｂで、前記主基板２０を前記主面に対して垂直方向に、前記第１の領域２０ａ毎に分離する分離工程とを含むことを特徴とする窒化物系半導体素子の作製方法。 （もっと読む）

半導体材料から選ばれた材料を含む有用層を除去した後にドナーウェハ（１０）をリサイクル方法であって、ドナーウェハ（１０）は基板（１）と多層構造（Ｉ）とを順次に備え、除去前の多層構造（Ｉ）は除去すべき有用層を備え、そのプロセスは除去が行われた側での物質除去を含み、物質除去の後に多層構造（Ｉ’）の少なくとも部分が残り、このバッファ構造（Ｉ’）の少なくとも部分は除去することができる別の有用層を１つ以上含み、有用層を再形成する補足的段階をともなわないことを特徴とする。本書はまた：本発明による少なくとも１つのリサイクル可能ドナーウェハ（１０）から薄層を除去する方法、本発明によるリサイクル可能ドナーウェハ（１０）に関する。
（もっと読む）

【課題】複雑で高コストとなる処理工程を経ることなく、微小な構造の位置制御性およびサイズ均一性を高める。
【解決手段】第１の物質からなる基板の上に第２の物質を堆積させ、ステップが規則的に配列する二次元表面相１１を形成する（Ｓ２）。ついで、二次元表面相１１の上に第３の物質を配置することにより、二次元表面相１１上のステップに第３の物質を含む液滴を配列させる（Ｓ３）。ついで、液滴島２１を結晶化させることにより、微小構造２２を形成する（Ｓ４）。 （もっと読む）