【課題】
電源サージ（異常電圧）が印加された場合の保護装置の消費電力を抑えることにより、素子の許容損失を低減し、素子サイズを小さくする。実装面積を低減する。
【解決手段】
本発明は、電源サージ電圧が印加された場合、装置側の電圧を所定電圧以上に上昇することを防止することにより、装置を電源サージ電圧から保護し、電源サージのエネルギーをパワーツエナーダイオードに消費させなくてもよいために保護装置の消費電力を低減できる。 （もっと読む）

関連する高電圧ＮＰＮトランジスタ（Ｔ３）を破壊に対して保護するためのピーク電圧保護回路であり、この保護回路は、関連する高電圧ＮＰＮトランジスタ（Ｔ３）のベース−コレクタ電圧に関係づけられたセンサ電圧を感知するための低電圧ＮＰＮ素子（Ｔ１５）を含む。この回路はさらに、関連する高電圧ＮＰＮトランジスタ（Ｔ３）のベース−コレクタ電圧をトリガと同時に制限するための起動回路を含む。低電圧ＮＰＮ素子（１５）は、低電圧ＮＰＮトランジスタ（Ｔ１５）の降伏電圧をセンサ電圧が超えると同時に起動回路をトリガするように起動回路に結合される。
（もっと読む）

【課題】 ＣＰＵ８の制御により電圧の供給、供給の停止を行い、過電圧の印加時に負荷に安定した所定電圧を加えることができ、個別部品を用いても製造コストを安価にできる過電圧保護機能付き電源回路を提供する。
【解決手段】 入出力端子１、２を接続する入出力側電源ライン３、４間に接続したスイッチングトランジスタ５、トランジスタ５を制御する制御トランジスタ６、トランジスタ６のベースに接続した降圧用トランジスタ７、トランジスタ６のベースにオン信号を供給するＣＰＵ８、トランジスタ７のベースに接続した定電圧ダイオード９、出力側電源ライン４に接続したコンデンサ１０を備え、出力側電源ライン４の電圧が規定電圧範囲より高くなると、定電圧ダイオード９を通してトランジスタ７がオンし、両トランジスタ５、６をオフにして電源ライン４の電圧を低下させ、電源ライン４の電圧が規定電圧範囲以下に低下すると、ダイオード９及びトランジスタ７がオフし、両トランジスタ５、６をオンにする。
（もっと読む）

【課題】サージ・エネルギーにもとづく放電用抵抗器における電力消費量を低減し、かつ、電圧型ＰＷＭインバータへの配線を設置することなくサージ電圧を抑制するサージ電圧抑制装置を提供する。
【解決手段】交流電動機２の３相の入力端子に接続される交流端子を有する３相ダイオードブリッジ回路５と、３相ダイオードブリッジ回路の直流端子に並列接続され、サージ・エネルギーを吸収するコンデンサ６と、コンデンサに並列接続され、サージ・エネルギーを放出する放電用抵抗体７と、放電用抵抗体と前記直流端子とを接続する回路を導通または遮断するスイッチング手段１１，１２を備え、サージ電圧が、電圧型ＰＷＭインバータのインバータ出力電圧の最大値以上のとき、スイッチング手段が放電用抵抗体と直流端子との間を導通させる。 （もっと読む）

【課題】電子システムの複数電源において過渡電圧検出回路を提供する。
【解決手段】本発明は、第一電源（ＶＤＤ１）、第二電源（ＶＤＤ２）、第三電源（ＶＤＤ３）、第四電源（ＶＤＤ４）、第一接地端子（ＧＮＤ１）、及び第二接地端子（ＧＮＤ２）を有する電子システムにおける電圧の変化を検出するための過渡電圧検出回路を提供する。第一電源の電圧は第二電源の電圧に実質的に等しく、第三電源の電圧は第四電源の電圧に実質的に等しく、第一接地端子の電圧は第二接地端子の電圧に実質的に等しい。本発明による回路は、第一電源、第二電源、第三電源、又は第四電源において正、若しくは負の過渡電圧が発生した場合、直ちにそれを検出することが可能である。 （もっと読む）

本発明は、電圧的に第１の搭載電源網用に設計されたＣＡＮバストランシーバのための保護回路に関しており、前記トランシーバは、第１の搭載電源網よりも数倍高い搭載電源電圧を有する第２の搭載電源網で作動され、トランシーババス端子の間に２つのダイオードを有しており、それらのカソードは相互に接続され所定の電位におかれており、前記トランシーバの各バス端子とそれに対応するバス線路の間にリミッタ抵抗が設けられており、さらにバス線路上で所要の電圧レベルを維持するために２つのカレントミラー回路が設けられている。
（もっと読む）

本発明の回路構造は、ＥＳＤダイオード（３２）とＥＳＤ保護素子（３１）とを有するＥＳＤ保護経路（３）を備え、このＥＳＤ保護経路は、接続部（１）と集積回路（２）の電力供給電圧（５）との間に接続されている。ＥＳＤ保護素子（３１）に対して並列に、電流経路（４）が接続されている。集積回路の通常動作では、ＥＳＤ保護素子（３１）が遮断しており、制限された漏れ電流は、ＥＳＤダイオード（３２）と電流経路（４）とを介して流通可能である。その結果、ＥＳＤダイオード（３２）で規定の電圧降下が生じ、ＥＳＤ保護素子での電圧降下が制限され、接続部（１）に対する許容可能な電圧の範囲が広がる。
（もっと読む）

ＥＳＤ保護を提供する方法および装置。ＥＳＤクランプが、保護されるべき回路の両端子間に接続される。このクランプは、ＥＳＤ事象による電流が既定の限度を超えたときにクランプをアクティブ化する、電流検出器に結合される。
（もっと読む）

ＩＣの高電圧耐性Ｉ／Ｏ回路と共に使用する為のＥＳＤ保護回路（２０１）である。この回路は、Ｉ／Ｏパッドから相対的に小さいブースト電圧バス（ＢＯＯＳＴ：バス）への小型のＥＳＤダイオード（２１７）を設けることで実現できる。このブーストバスを使用して、トリガ回路（２０３）に電力を供給する。このトリガ回路の電流消費は最小なので、ＥＳＤの際にこの経路に流れる電流はほんのわずかである。ダイオードの電圧は降下するが、Ｉ／Ｏパッドからトリガ回路（２０３）へのＩＲ電圧降下はわずかで済む。トリガ回路（２０３）が相対的に大きいカスケード接続されたクランプ型ＮＭＯＳＦＥＴ（２０７、２０９）を制御する。最終的には、クランプ型ＮＭＯＳＦＥＴの両方のゲート‐ソース間電圧（ＶＧＳ）が高まるので、カスケード接続されたクランプ型ＮＭＯＳＦＥＴ（２０７、２０９）の導電性が高まる。これにより、ＮＭＯＳＦＥＴ（２０７、２０９）の各々のオン抵抗が小さくなり、よってＥＳＤ性能が改善し、強固なＥＳＤ保護回路の実装に要するレイアウト面積が小さくなる。
（もっと読む）

過渡現象遮断用の組み合わせデバイス。過渡現象が入力端子 ４０に印加されると、トランジスタ ４４のボディ電位がデプレッションモードＪＦＥＴ型遮断トランジスタ ７１のゲート ８１を駆動するように、パストランジスタ４４が配置されている。同時に、チャネル７７を空乏化するために、電位差 Ｖｄが外部ゲート ５２の両端に印加される。このように、外部端子上に現れる過渡現象は、非常に急速に伝播されて、チャネル ７７および８５を空乏化するので、出力端子４２に接続されたデバイスが故障する前に、入力端子 ４０を出力端子 ４２から効果的に分離する。一旦過渡現象がおさまると、デバイス ３７はその通常の導通状態に戻る。 （もっと読む）

少なくとも１個のパッド、たとえば、Ｉ／Ｏパッドを有する回路装置をＥＳＤ保護する本発明による集積型保護回路は、制御出力がパッド（２，３）とクランプトランジスタ（ＭＮ４）の制御入力との間に接続された第１のトランジスタ（ＭＰ１）を含む。クランプトランジスタ（ＭＮ４）の制御出力はパッド（２，３）と基準端子（４）との間に接続される。保護回路は、制御出力が第１のトランジスタ（ＭＰ１）の制御出力と基準端子（４）との間に接続された第２のトランジスタ（ＭＮ３）をさらに含む。最後に、保護回路は、電源電圧端子（１）と第１のトランジスタ（ＭＰ１）および第２のトランジスタ（ＭＮ３）の制御入力との間に接続された時間遅延素子（Ｒ，ＭＮ１）をさらに含む。
（もっと読む）