【課題】半導体装置が動作状態から待機状態に移行するとき、内部電源電圧の目標電圧からの上昇を抑制する。
【解決手段】非動作状態の負荷回路への電源電流の供給に用いられる電源回路１５において、トランジスタＰＴＲＳ１は、外部電源電圧を受ける電源ノードと出力ノード１８との間に接続される。比較器５０は、第１の入力端子および参照電圧が入力される第２の入力端子を有し、第１および第２の入力端子間の電圧差に応じた制御電圧をトランジスタＰＴＲＳ１の制御電極に出力する。分圧回路４０は、出力ノードの電圧を分圧した電圧を比較器５０の第１の入力端子に出力する回路であり、分圧比を変更可能である。電源回路１５は、負荷回路が動作状態のときに、分圧回路４０の分圧比を第１の分圧比から第１の分圧比よりも高い第２の分圧比に変更する。 （もっと読む）

【課題】電源回路における出力電圧の目標値が比較的高い場合であっても、回路面積および消費電流の大幅な増加を招くことなく電源回路の位相補償を行うことを可能にする。
【解決手段】誤差増幅器４は、出力電圧Ｖoutに応じた検出電圧Ｖdetおよび出力電圧Ｖoutの目標値対応した基準電圧Ｖrefに基づいて、出力電圧Ｖoutが目標値に一致するように主トランジスタＴ１の駆動をフィードバック制御する。レベルシフト回路９は、出力電圧Ｖoutを入力し、その出力電圧Ｖoutを直流的に接地電位側に所定レベルだけシフトしたシフト電圧ＶｓをノードＮ２から出力する。位相補償用のキャパシタＣ２は、レベルシフト回路９の出力端子であるノードＮ２と、誤差増幅器４の非反転入力端子との間の経路に介在する。 （もっと読む）

【課題】本発明の目的は，論理回路に電源電圧を供給するレギュレータを有する半導体集積回路において，C端子の数を削減する。
【解決手段】
半導体集積回路30は，第1，第2の出力端OTa，OTbと，外部容量C4に接続する外部接続端子CT4との間に設けられたスイッチ回路35を有し，
スイッチ回路35の一端は第1の出力端OTaに接続され，スイッチ回路35の他端は外部接続端子CT4および第2の出力端OTbに接続され，
スイッチ回路35は，第1のレギュレータA31が第1の電源電圧Vaを第1の論理回路A32に対して供給する期間はオンし，第1のレギュレータA31が第1の論理回路A32に対する電源電圧供給を停止する期間はオフする。 （もっと読む）

【課題】出力電圧の急激な変動を生じさせることなく、出力トランジスタのバックゲートに供給する電圧を適切に制御できる定電圧回路を提供する。
【解決手段】出力電圧と基準電圧との差電圧を増幅する誤差増幅回路１１と、誤差増幅回路の出力に基づいて出力電圧を制御する出力トランジスタ１２とを有する定電圧回路にて、モニター用トランジスタ１４によって検出されたリーク電流に比例した電圧を発振回路１５Ａ及びチャージポンプ回路１６Ａにより発生させて出力トランジスタのバックゲートに供給するようにして、出力トランジスタのバックゲート電圧をリニアに変化させて制御し、出力電圧の変動を抑制する。 （もっと読む）

【課題】１または複数の他の定電流回路との間で共通インピーダンスを共有する定電流回路の出力電流に、他の定電流回路の出力電流に起因した誤差が生じることを防ぐ。
【解決手段】オペアンプと、当該オペアンプの出力端子にゲートが接続されドレインが当該定電流回路の出力端となる電界効果トランジスタと、この電界効果トランジスタのソースと共通インピーダンスとの間に介挿された抵抗と、を有する定電流回路に、共通インピーダンスおよび抵抗の共通接続点の電圧を第１の基準電圧とし、オペアンプの非反転入力端子には、第２の基準電圧と第１の基準電圧と電位差を所定の分圧比で分圧した電圧を印加し、同反転入力端子には、電界効果トランジスタのソースおよび抵抗の共通接続点の電圧と第３の基準電圧との電位差を所定の分圧比で分圧した電圧を印加する分圧回路を設ける。 （もっと読む）

【課題】出力トランジスタの出力電流に精度良く比例した検出電流を得ることができる電流検出回路を提供する。
【解決手段】電流検出回路２０は、出力トランジスタＭＰ１の出力電流Ｉ１を検出する回路であって、Ｐチャネル型ＭＯＳトランジスタからなる電流検出トランジスタＭＰ２、Ｐチャネル型のＭＯＳトランジスタＭＰ３、バイアス回路３０を含んで構成される。バイアス回路３０は、電流検出トランジスタＭＰ２のソース・ドレイン間電圧が、出力トランジスタＭＰ１のソース・ドレイン間電圧と同じになるように、第１のバイアス電圧ＶＢ１を第３のトランジスタＭＰ３のゲートに印加するように構成される。 （もっと読む）

【課題】起動時や低電圧動作時の出力挙動を改善することが可能な電源回路を提供する。
【解決手段】電源回路１は、入力電圧ＶＩＮの印加端と出力電圧ＶＲＥＧの印加端との間に接続された出力トランジスタＰ１と、出力電圧ＶＲＥＧに応じた帰還電圧ＶＦＢと所定の基準電圧ＶＢとの差分を増幅して誤差電圧Ｖａを生成する誤差増幅部Ｘ１と、入力電圧ＶＩＮの印加端と出力トランジスタＰ１のゲートとの間に接続された抵抗部Ｘ２と、誤差電圧Ｖａに応じて抵抗部Ｘ２に流れる電流Ｉａの電流値を制御する電流制御部Ｘ３と、誤差電圧Ｖａに応じて抵抗部Ｘ２の抵抗値を制御する抵抗制御部Ｘ４と、を有する。 （もっと読む）

【課題】 過渡応答特性が良く、且つ、安定動作を保つボルテージレギュレータを提供する。
【解決手段】 基準電圧回路が出力する基準電圧と、ボルテージレギュレータの出力電圧を分圧したフィードバック電圧とを入力し、その差を増幅し出力する差動増幅回路と、差動増幅回路の出力端子がゲート端子に接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタと接地端子の間に設けられた第１の定電流源と、第１のＭＯＳトランジスタのドレイン端子と位相補償回路を介してゲート端子が接続された出力ＭＯＳトランジスタと、差動増幅回路の出力端子がゲート端子に入力され、出力ＭＯＳトランジスタのゲート端子にドレイン端子が接続された第２のＭＯＳトランジスタと、第２のＭＯＳトランジスタと接地端子の間に設けられた第２の定電流源と、を備えたボルテージレギュレータとした。 （もっと読む）

【課題】本発明は、デュアルモードスイッチングレギュレータに関する。
【解決手段】入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、上記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、上記レギュレート経路上に含まれ上記入力電圧を予め設定された電圧に変換するレギュレータと、上記レギュレート選択信号に応じて上記入力端と出力端との間のレギュレータを含むレギュレート経路をオン／オフスイッチングするレギュレート経路選択部と、上記バイパス選択信号に応じて上記レギュレータを経由せず上記入力端と出力端とを連結するバイパス経路をオン／オフスイッチングするバイパス経路選択部と、を含むことができる。 （もっと読む）

【課題】負荷電流に応じて消費電流を変化させる低消費電流の位相補償回路を有するボルテージレギュレータを提供する。
【解決手段】位相補償回路をドレインが誤差増幅回路の出力端子に接続される第一のトランジスタと、ドレインが第一のトランジスタのゲートに接続され、ゲートが抵抗を解して第一のトランジスタのゲートに接続される第二のトランジスタと、誤差増幅回路の出力端子と第一のトランジスタのドレインと第二のトランジスタのドレインに接続されるカレンントミラー回路と、第二のトランジスタのゲートと出力トランジスタのドレインの間に接続される容量を備える。こうすることで、負荷電流に応じて位相補償回路での消費電流を変化させることができ、低消費電流の位相補償回路を有するボルテージレギュレータが実現できる。 （もっと読む）

【課題】出力トランジスタで発生するラッシュ電流を抑制する。
【解決手段】一つの実施形態によれば、半導体集積回路は、第一及び第二の出力トランジスタ、第一の遅延発生部が設けられる。第一及び第二の出力トランジスタは並列的に配置される。第一の出力トランジスタは、制御端子に第一の制御信号が入力され、第一の制御信号に基づいてオンして低電位側電源側に第一の電流を流し、第一の電流が流れ始めてから一定な電流になるまでに第一の時間を要する。第一の遅延発生部は、第一の制御信号が入力され、第一の制御信号を第一の時間よりも短い第二の時間だけ遅延させた第二の制御信号を出力する。第二の出力トランジスタは、制御端子に第二の制御信号が入力され、第二の制御信号に基づいてオンして低電位側電源側に第二の電流を流す。 （もっと読む）

【課題】 無駄な電流を流すことなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供する。
【解決手段】 入力端子と出力端子との間に接続された電圧制御用トランジスタ（Ｍ１）と、分圧回路により生成されたフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように制御用トランジスタを制御する制御回路（１１）とを備え、出力電圧切替え制御信号に応じて分圧回路における分圧比を変化させることで前記出力電圧を切り替えるレギュレータ用半導体集積回路において、出力端子と回路の基準電位点（ＧＮＤ）との間に接続された放電用トランジスタ（Ｍ４）と、フィードバック電圧と所定の基準電圧とを比較して、前記制御信号の変化後、出力電圧が所望の電位に下がるまでの間、前記放電用トランジスタをオン状態にさせる信号を出力する切替え時出力立下り制御回路（１６）とを設けるように構成した。 （もっと読む）

【課題】 回路の占有面積をそれほど増加させることなく、また無駄な電流を流すことなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供する。
【解決手段】 入力端子と出力端子との間に接続された電圧制御用トランジスタ（Ｍ１）と、出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように制御用トランジスタを制御する制御回路（１１）と、基準電圧を生成する基準電圧回路（１２）と、前記電圧制御用トランジスタにより流される出力電流に縮小比例した電流を流すカレントミラー回路（Ｍ１，Ｍ２）とを備えたレギュレータＩＣにおいて、前記基準電圧回路の動作電流出力点と回路の基準電位点（ＧＮＤ）との間に接続された抵抗素子（Ｍ０）を設け、カレントミラー回路により生成された電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成した。 （もっと読む）

【課題】プリント配線板の製造コストの増加を抑制しつつ、効率よく放熱することができる電源装置およびその電源装置を備えた車両用電子制御装置を提供する。
【解決手段】多段接続されるシリーズレギュレータを構成する主トランジスタＴｒ１、Ｔｒ２は、チップで発生する熱を外部に伝達するための放熱フィン３２、３３を備えている。主トランジスタＴｒ１、Ｔｒ２の各放熱フィン３２、３３は、プリント配線板３１に形成された放熱パターン３４、３５にそれぞれ接続される。放熱パターン３４、３５間には、放熱パターン３４、３５と電気的に接続されていない挿入パターン４９が設けられている。 （もっと読む）

【課題】起動時に負荷に必要な電流供給を可能としつつ、起動後における短絡電流に対する回路保護を確実とする。
【解決手段】出力電圧を帰還抵抗器２１，２２により抵抗分圧して得られたフィードバック電圧と基準電圧Ｖrefとの差を誤差増幅器１１で検出し、出力電圧が所望の電圧となるようにドライバ段51を介してパワートランジスタ６を制御し、所望の定電圧の出力電圧が得られるよう構成されてなると共に、フィードバック電圧が所定値を下回った際に、ドライバ段５１の電流を減少せしめて出力電流を減少せしめるよう構成されてなる短絡電流制限回路１０３を有してなり、かかる短絡電流制限回路１０３は、起動時にフィードバック電圧が設定電圧を超えるまで、ドライバ段５１との接続を電気的に断とするスイッチ機能を有するよう構成されたものとなっている。 （もっと読む）

【課題】電源の瞬断および過渡状態での急激な電圧変動を起こさずに電源電圧を切り替えできる半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、電源スイッチと、降圧型の第１のレギュレータと、を備える。前記半導体装置は、入力端子に供給された外部電源電圧に基づいて内部電源電圧を出力端子から出力する。前記電源スイッチは、一端が前記入力端子に接続され、他端が前記出力端子に接続されている。前記第１のレギュレータは、前記電源スイッチの前記一端に接続された電源端子と、前記電源スイッチの前記他端に接続された電圧出力端子と、を有し、前記電源端子の電圧に基づいて前記電圧出力端子の電圧を目標電圧に近づくように制御する。前記目標電圧は、前記電源端子の電圧以上の第１電圧又は前記電源端子の電圧より低い第２電圧に切り替えられる。 （もっと読む）

【課題】テスト回路が不要な過電流保護回路を有するボルテージレギュレータを提供すること。
【解決手段】基準電圧回路において基準電圧を決定する素子と過電流保護回路において最大出力電流を決定する素子に同一の特性を有する素子を用いる構成とした。それによりトリミング前出力電圧と過電流保護の最大出力電流に相関が生じるため、テスト回路の評価を行なうことなくトリミング前の最大出力電流を推定することが出来る。 （もっと読む）

【課題】 簡単な回路構成で出力電圧に乗るノイズを大幅に低減することができる電圧レギュレータを提供することを目的とする。
【解決手段】 ドレインが電源の正電極側に接続され、ソース側が安定化容量３に接続されるとともにゲートに一定の基準電圧Ｖｒｅｆが印加されるＮ型デプレッションＭＯＳトランジスタＴＲ１と、Ｎ型デプレッションＭＯＳトランジスタＴＲ１のソースと安定化容量３との間に負荷回路４を接続するための出力端子とを有する。 （もっと読む）

【課題】定電圧を出力する回路を構成するトランジスタのドライブ能力を向上させた場合でも、そのトランジスタのオフリーク電流が、前記定電圧を電源とする出力負荷のオフリーク電流を超過するのを防ぐ。
【解決手段】レギュレータ１０は、非反転入力端子に基準電圧が入力されると共に、反転入力端子に出力負荷が接続されたオペアンプＯＰと、ゲートがオペアンプＯＰの出力端Ｏ／に接続されると共にドレインがオペアンプＯＰの反転入力端子に接続され、動作状態でオンし非動作状態でオフするＰＭＯＳトランジスタｐ１１と、電源ｖｄｄとＰＭＯＳトランジスタｐ１１のソースとの間に直列接続され、ＰＭＯＳトランジスタｐ１１よりもゲート幅／ゲート長比が小さく、動作状態でオンし非動作状態でオフするＰＭＯＳトランジスタｐ１２と、を含む出力回路Ｘ１と、を備える。 （もっと読む）