デュアルモードスイッチングレギュレータ
【課題】本発明は、デュアルモードスイッチングレギュレータに関する。
【解決手段】入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、上記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、上記レギュレート経路上に含まれ上記入力電圧を予め設定された電圧に変換するレギュレータと、上記レギュレート選択信号に応じて上記入力端と出力端との間のレギュレータを含むレギュレート経路をオン／オフスイッチングするレギュレート経路選択部と、上記バイパス選択信号に応じて上記レギュレータを経由せず上記入力端と出力端とを連結するバイパス経路をオン／オフスイッチングするバイパス経路選択部と、を含むことができる。
【解決手段】入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、上記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、上記レギュレート経路上に含まれ上記入力電圧を予め設定された電圧に変換するレギュレータと、上記レギュレート選択信号に応じて上記入力端と出力端との間のレギュレータを含むレギュレート経路をオン／オフスイッチングするレギュレート経路選択部と、上記バイパス選択信号に応じて上記レギュレータを経由せず上記入力端と出力端とを連結するバイパス経路をオン／オフスイッチングするバイパス経路選択部と、を含むことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧のためのバイパスモードと正常動作のためのレギュレートモードのうち入力電圧のレベルに応じて一方のモードで動作することにより、効率を高めることができるデュアルモードスイッチングレギュレータに関する。
【背景技術】
【０００２】
一般に、殆どの商用ＩＣにおいて、入力電圧は、使用者の必要に応じて多様に用いられることができる。実際に、ＩＣの内部回路が最適の性能を発揮するためには、多様な入力電源電圧を特定レベルの電源電圧に変えて内部回路に供給しなければならず、このような機能を行うものがレギュレータである。
【０００３】
通常、レギュレータは、特定範囲内で変化する外部電圧を内部回路で必要な特定電源電圧に変える役割をする。特に、外部電圧を特定内部電圧に変換するために、スイッチング素子を用いるスイッチングレギュレータが用いられる場合もある。
【０００４】
既存のスイッチングレギュレータとしては、外部電圧が低い場合にレギュレータの電圧降下を最小化するためにＬＤＯ（Ｌｏｗ Ｄｒｏｐ Ｏｕｔ）型レギュレータを用いる場合もある。
【０００５】
このようなＬＤＯ型レギュレータは、出力電圧を入力電圧に最も近い値として得ようとする際に用いられるもので、入力電圧を予め設定された電圧に変換して出力する。
【０００６】
しかしながら、このような既存のスイッチングレギュレータでは、入力電圧が出力電圧より高い場合は、所望の出力電圧の提供に問題がないが、入力電圧が出力電圧より低い場合は、スイッチング素子によって電圧降下がさらに発生するという問題がある。
【０００７】
即ち、ＬＤＯ型レギュレータは、一般的な構造のレギュレータに比べて電圧降下を０．５Ｖ以上減らすことができるという長所があるが、このようなＬＤＯ型レギュレータでも、ある程度の電圧降下が発生するという問題がある。ここで、電圧降下の量は、レギュレータのロード（ｌｏａｄ）電流とパストランジスタ（Ｐａｓｓ ＴＲ）の出力抵抗との積で表される。
【０００８】
例えば、０．２Ｖ程度の電圧降下があるＬＤＯ型レギュレータでは、５Ｖの入力電圧が入る場合は、４．８Ｖ程度の内部電圧の生成が可能であるが、ＤＣ電圧に対するマージンがなくて入力電圧と出力電圧とが同じであるか又は入力電圧と出力電圧との差がスイッチング素子（例えば、トランジスタ）の電圧降下より低い場合は、使用者が望むレギュレータとしての特性が得られなくなるという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上述した従来技術の問題点を解決するためのもので、低電圧のためのバイパスモードと正常動作のためのレギュレートモードのうち入力電圧のレベルに応じて一方のモードで動作することにより効率を高めることができるデュアルモードスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の技術的側面は、入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、上記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、上記レギュレート経路上に含まれ上記入力電圧を予め設定された電圧に変換するレギュレータと、上記レギュレート選択信号に応じて上記入力端と出力端との間のレギュレータを含むレギュレート経路をオン／オフスイッチングするレギュレート経路選択部と、上記バイパス選択信号に応じて上記レギュレータを経由せず上記入力端と出力端とを連結するバイパス経路をオン／オフスイッチングするバイパス経路選択部と、を含むデュアルモードスイッチングレギュレータを提供する。
【００１１】
上記比較部は、上記入力電圧が入力される非反転入力端と、上記基準電圧が入力される反転入力端と、上記入力電圧と上記基準電圧とを比較して上記比較結果信号を出力する出力端と、を有する演算増幅器を含むことができる。
【００１２】
上記演算増幅器は、上記入力電圧が上記基準電圧より低い場合は、ローレベルを有する比較結果信号を出力し、上記入力電圧が上記基準電圧より低くない場合は、ハイレベルを有する比較結果信号を出力するように構成されることができる。
【００１３】
上記スイッチング信号生成部は、上記比較結果信号のレベルを含む第１のスイッチング信号と、当該第１のスイッチング信号のレベルが反転されたレベルを有する第２のスイッチング信号と、を含むレギュレート選択信号及びバイパス選択信号を生成するように構成されることができる。
【００１４】
上記スイッチング信号生成部は、上記比較結果信号のレベルを反転する反転器を含み、上記第１のスイッチング信号は上記比較結果信号のレベルを有し、上記第２のスイッチング信号は上記比較結果信号のレベルが上記反転器によって反転されたレベルを有するように構成されることができる。
【００１５】
上記レギュレート経路選択部は、上記入力端と上記レギュレータとの間に連結されて上記レギュレート選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオフされ、そうでなければオンされる第１のスイッチング素子と、上記レギュレータと出力端との間に連結されて上記レギュレート選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオフされ、そうでなければオンされる第２のスイッチング素子と、を含むことができる。
【００１６】
上記第１のスイッチング素子は、第１のトランスミッションゲートからなり、当該第１のトランスミッションゲートは、上記入力端に連結されたドレインと上記レギュレータに連結されたソースと上記第１のスイッチング信号が入力されるゲートとを有する第１のＮ−ＭＯＳトランジスタと、上記入力端に連結されたドレインと上記レギュレータに連結されたソースと上記第２のスイッチング信号が入力されるゲートとを有する第１のＰ−ＭＯＳトランジスタと、を含むことができる。
【００１７】
上記第２のスイッチング素子は、第２のトランスミッションゲートからなり、当該第２のトランスミッションゲートは、上記レギュレータに連結されたドレインと上記出力端に連結されたソースと上記第１のスイッチング信号が入力されるゲートとを有する第２のＮ−ＭＯＳトランジスタと、上記レギュレータに連結されたドレインと上記出力端に連結されたソースと上記第２のスイッチング信号が入力されるゲートとを有する第２のＰ−ＭＯＳトランジスタと、を含むことができる。
【００１８】
上記バイパス経路選択部は、上記入力端と出力端との間のバイパス経路上に形成されて上記バイパス選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオンされ、そうでなければオフされる第３のスイッチング素子を含むことができる。
【００１９】
上記第３のスイッチング素子は、第３のトランスミッションゲートからなり、当該第３のトランスミッションゲートは、上記入力端に連結されたドレインと上記出力端に連結されたソースと上記第２のスイッチング信号が入力されるゲートとを有する第３のＮ−ＭＯＳトランジスタと、上記入力端に連結されたドレインと上記出力端に連結されたソースと上記第１のスイッチング信号が入力されるゲートとを有する第３のＰ−ＭＯＳトランジスタと、を含むことができる。
【００２０】
本発明の第２の技術的側面は、入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、上記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、上記レギュレート経路上に含まれ上記入力電圧を予め設定された電圧に変換するレギュレータと、上記レギュレート選択信号に応じて上記入力端と出力端との間のレギュレータを含むレギュレート経路をオン／オフスイッチングするレギュレート経路選択部と、上記バイパス選択信号に応じて上記レギュレータを経由せず上記入力端と出力端とを連結するバイパス経路をオン／オフスイッチングするバイパス経路選択部と、を含み、
上記レギュレート経路選択部は、上記入力端と上記レギュレータとの間に連結されて上記レギュレート選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオフされ、そうでなければオンされる第１のスイッチング素子と、上記レギュレータと出力端との間に連結されて上記レギュレート選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオフされ、そうでなければオンされる第２のスイッチング素子と、を含み、
上記バイパス経路選択部は、上記入力端と出力端との間のバイパス経路上に形成されて上記バイパス選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオンされ、そうでなければオフされる第３のスイッチング素子を含むデュアルモードスイッチングレギュレータを提供する。
【００２１】
上記比較部は、上記入力電圧が入力される非反転入力端と、上記基準電圧が入力される反転入力端と、上記入力電圧と上記基準電圧とを比較して上記比較結果信号を出力する出力端と、を有する演算増幅器を含むことができる。
【００２２】
上記演算増幅器は、上記入力電圧が上記基準電圧より低い場合は、ローレベルを有する比較結果信号を出力し、上記入力電圧が上記基準電圧より低くない場合は、ハイレベルを有する比較結果信号を出力するように構成されることができる。
【００２３】
上記スイッチング信号生成部は、上記比較結果信号のレベルを含む第１のスイッチング信号と、当該第１のスイッチング信号のレベルが反転されたレベルを有する第２のスイッチング信号と、を含むレギュレート選択信号及びバイパス選択信号を生成するように構成されることができる。
【００２４】
上記スイッチング信号生成部は、上記比較結果信号のレベルを反転する反転器を含み、上記第１のスイッチング信号は上記比較結果信号のレベルを有し、上記第２のスイッチング信号は上記比較結果信号のレベルが上記反転器によって反転されたレベルを有するように構成されることができる。
【００２５】
上記第１のスイッチング素子は、第１のトランスミッションゲートからなり、当該第１のトランスミッションゲートは、上記入力端に連結されたドレインと上記レギュレータに連結されたソースと上記第１のスイッチング信号が入力されるゲートとを有する第１のＮ−ＭＯＳトランジスタと、上記入力端に連結されたドレインと上記レギュレータに連結されたソースと上記第２のスイッチング信号が入力されるゲートとを有する第１のＰ−ＭＯＳトランジスタと、を含むことができる。
【００２６】
上記第２のスイッチング素子は、第２のトランスミッションゲートからなり、当該第２のトランスミッションゲートは、上記レギュレータに連結されたドレインと上記出力端に連結されたソースと上記第１のスイッチング信号が入力されるゲートとを有する第２のＮ−ＭＯＳトランジスタと、上記レギュレータに連結されたドレインと上記出力端に連結されたソースと上記第２のスイッチング信号が入力されるゲートとを有する第２のＰ−ＭＯＳトランジスタと、を含むことができる。
【００２７】
上記バイパス経路選択部は、上記入力端と出力端との間のバイパス経路上に形成されて上記バイパス選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオンされ、そうでなければオフされる第３のスイッチング素子を含むことができる。
【００２８】
上記第３のスイッチング素子は、第３のトランスミッションゲートからなり、当該第３のトランスミッションゲートは、上記入力端に連結されたドレインと上記出力端に連結されたソースと上記第２のスイッチング信号が入力されるゲートとを有する第３のＮ−ＭＯＳトランジスタと、上記入力端に連結されたドレインと上記出力端に連結されたソースと上記第１のスイッチング信号が入力されるゲートとを有する第３のＰ−ＭＯＳトランジスタと、を含むことができる。
【発明の効果】
【００２９】
本発明のデュアルモードスイッチングレギュレータによると、低電圧のためのバイパスモードと正常動作のためのレギュレートモードのうち入力電圧のレベルに応じて一方のモードで動作し、特に、低電圧の場合にバイパスモードで動作することにより電流の消耗を減らし、バイパスモードにおける電圧降下を防止すると共に、効率を高めることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態によるデュアルモードスイッチングレギュレータのブロック図である。
【図２】本発明の実施形態によるスイッチング信号生成部の具現例示図である。
【図３】本発明の実施形態によるレギュレート経路選択部及びバイパス経路選択部の具現例示図である。
【図４】本発明の実施形態によるバイパス経路選択時の信号伝達経路図である。
【図５】本発明の実施形態によるレギュレート経路選択時の信号伝達経路図である。
【図６】本発明の実施形態によるデュアルモードスイッチングレギュレータの電圧グラフである。
【発明を実施するための形態】
【００３１】
以下、添付の図面を参照して本発明の実施形態を説明する。
【００３２】
本発明は、後述する実施形態に限定されず、本発明の実施形態は、本発明の技術的思想の理解のためのものである。なお、添付図面において実質的に同一の構成及び機能を有する構成要素に対しては、同一符号を付して示す。
【００３３】
図１は、本発明の実施形態によるデュアルモードスイッチングレギュレータのブロック図である。
【００３４】
図１を参照すると、本発明の実施形態によるデュアルモードスイッチングレギュレータは、入力端ＩＮからの入力電圧Ｖｉｎと予め設定された基準電圧Ｖｒｅｆとを比較して比較結果信号Ｓｃｏｍを出力する比較部１００と、上記比較結果信号Ｓｃｏｍに応じて予め連結されたレギュレート経路ＰＨ２を制御するためのレギュレート選択信号ＳＳ１０及び予め連結されたバイパス経路ＰＨ１を制御するためのバイパス選択信号ＳＳ２０を生成するスイッチング信号生成部２００と、上記レギュレート経路ＰＨ２上に含まれ上記入力電圧Ｖｉｎを予め設定された電圧に変換するレギュレータ３００と、上記レギュレート選択信号ＳＳ１０に応じて上記入力端ＩＮと出力端ＯＵＴとの間のレギュレータ３００を含むレギュレート経路ＰＨ２をオン／オフスイッチングするレギュレート経路選択部４００と、上記バイパス選択信号ＳＳ２０に応じて上記レギュレータ３００を経由せず上記入力端ＩＮと上記出力端ＯＵＴとを連結するバイパス経路ＰＨ１をオン／オフスイッチングするバイパス経路選択部５００と、を含むことができる。
【００３５】
図１を参照すると、上記比較部１００は、上記入力端ＩＮから入力される入力電圧Ｖｉｎと予め設定された基準電圧Ｖｒｅｆとを比較し、当該入力電圧Ｖｉｎと当該基準電圧Ｖｒｅｆとの比較結果に応じてハイレベル又はローレベルを有する比較結果信号Ｓｃｏｍを出力することができる。
【００３６】
例えば、上記比較部１００は、上記入力電圧Ｖｉｎが入力される非反転入力端と、上記基準電圧Ｖｒｅｆが入力される反転入力端と、上記入力電圧Ｖｉｎと上記基準電圧Ｖｒｅｆとを比較して上記比較結果信号Ｓｃｏｍを出力する出力端と、を有する演算増幅器を含むことができる。
【００３７】
この際、上記演算増幅器は、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合は、ローレベルを有する比較結果信号Ｓｃｏｍを出力し、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低くない場合は、ハイレベルを有する比較結果信号Ｓｃｏｍを出力することができる。
【００３８】
上記スイッチング信号生成部２００は、上記比較部１００からの比較結果信号Ｓｃｏｍに応じて予め連結されたレギュレート経路ＰＨ２を制御するためのレギュレート選択信号ＳＳ１０及び予め連結されたバイパス経路ＰＨ１を制御するためのバイパス選択信号ＳＳ２０を生成することができる。
【００３９】
ここで、上記レギュレート経路ＰＨ２は、上記入力端ＩＮと上記出力端ＯＵＴとの間に上記レギュレータ３００を含み、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低くない場合に当該入力電圧Ｖｉｎをレギュレートするための経路である。
【００４０】
上記バイパス経路ＰＨ１は、上記入力端ＩＮと上記出力端ＯＵＴとの間の上記レギュレータ３００を経由せず、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合に上記入力端ＩＮから上記出力端ＯＵＴまで直行する経路である。
【００４１】
上記レギュレータ３００は、前述したように、上記レギュレート経路ＰＨ２上に含まれ、上記入力電圧Ｖｉｎを予め設定された電圧に変換することができる。
【００４２】
例えば、予め設定された電圧を＋５Ｖとすると、上記レギュレータ３００は、入力電圧Ｖｉｎが＋５Ｖより高くても一定に＋５Ｖで電圧を出力することができる。
【００４３】
上記レギュレート経路選択部４００は、上記レギュレート選択信号ＳＳ１０に応じて上記入力端ＩＮと上記出力端ＯＵＴとの間のレギュレータ３００を含むレギュレート経路ＰＨ２をオン／オフスイッチングすることができる。
【００４４】
例えば、上記レギュレート経路選択部４００は、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合は、上記レギュレート経路ＰＨ２をオフさせ、逆に、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低くない場合は、上記レギュレート経路ＰＨ２をオンさせる。この際、電力の消耗を減らすために、上記レギュレータ３００に供給される動作電源も遮断することができる。
【００４５】
上記バイパス経路選択部５００は、上記バイパス選択信号ＳＳ２０に応じて上記レギュレータ３００を経由せず上記入力端ＩＮと上記出力端ＯＵＴとを連結するバイパス経路ＰＨ１をオン／オフスイッチングすることができる。
【００４６】
例えば、上記バイパス経路選択部５００は、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合は、上記バイパス経路ＰＨ１をオンさせ、逆に、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低くない場合は、上記バイパス経路ＰＨ１をオフさせる。
【００４７】
図２は、本発明の実施形態によるスイッチング信号生成部の具現例示図である。
【００４８】
図２を参照すると、上記スイッチング信号生成部２００は、上記比較結果信号Ｓｃｏｍのレベルを反転する反転器２１０を含むことができる。
【００４９】
この際、上記スイッチング信号生成部２００は、上記比較結果信号Ｓｃｏｍのレベルを含む第１のスイッチング信号ＳＳ１と、当該第１のスイッチング信号ＳＳ１のレベルが反転されたレベルを有する第２のスイッチング信号ＳＳ２と、を含むレギュレート選択信号ＳＳ１０及びバイパス選択信号ＳＳ２０を生成することができる。
【００５０】
即ち、上記第１のスイッチング信号ＳＳ１は、上記比較結果信号Ｓｃｏｍのレベルを有し、上記第２のスイッチング信号ＳＳ２は、上記比較結果信号Ｓｃｏｍのレベルが上記反転器２１０によって反転されたレベルを有することができる。
【００５１】
また、図１を参照すると、上記レギュレート経路選択部４００は、上記入力端ＩＮと上記レギュレータ３００との間に連結されて上記レギュレート選択信号ＳＳ１０に応じて上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合はオフされ、そうでなければオンされる第１のスイッチング素子ＳＷ４１と、上記レギュレータ３００と上記出力端ＯＵＴとの間に連結されて上記レギュレート選択信号ＳＳ１０に応じて上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合はオフされ、そうでなければオンされる第２のスイッチング素子ＳＷ４２と、を含むことができる。
【００５２】
また、上記バイパス経路選択部５００は、上記入力端ＩＮと上記出力端ＯＵＴとの間のバイパス経路ＰＨ１上に形成されて上記バイパス選択信号ＳＳ２０に応じて上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合はオンされ、そうでなければオフされる第３のスイッチング素子ＳＷ５１を含むことができる。
【００５３】
ここで、上記第１のスイッチング素子ＳＷ４１、第２のスイッチング素子ＳＷ４２及び第３のスイッチング素子ＳＷ５１は、スイッチングトランジスタ、スイッチングダイオード等のスイッチング動作が可能な素子、特に、電圧降下が小さいトランスミッションゲートで具現されることができる。これに関しては、図３を参照して説明する。
【００５４】
図３は、本発明の実施形態によるレギュレート経路選択部及びバイパス経路選択部の具現例示図である。
【００５５】
上記第１のスイッチング素子ＳＷ４１は、第１のトランスミッションゲートからなり、この際、上記第１のトランスミッションゲートは、上記入力端ＩＮに連結されたドレインと上記レギュレート３００に連結されたソースと上記第１のスイッチング信号ＳＳ１が入力されるゲートとを有する第１のＮ−ＭＯＳトランジスタＮＭ１と、上記入力端ＩＮに連結されたドレインと上記レギュレート３００に連結されたソースと上記第２のスイッチング信号ＳＳ２が入力されるゲートとを有する第１のＰ−ＭＯＳトランジスタＰＭ１と、を含むことができる。
【００５６】
上記第２のスイッチング素子ＳＷ４２は、第２のトランスミッションゲートからなり、この際、上記第２のトランスミッションゲートは、上記レギュレート３００に連結されたドレインと上記出力端ＯＵＴに連結されたソースと上記第１のスイッチング信号ＳＳ１が入力されるゲートとを有する第２のＮ−ＭＯＳトランジスタＮＭ２と、上記レギュレート３００に連結されたドレインと上記出力端ＯＵＴに連結されたソースと上記第２のスイッチング信号ＳＳ２が入力されるゲートとを有する第２のＰ−ＭＯＳトランジスタＰＭ２と、を含むことができる。
【００５７】
上記第３のスイッチング素子ＳＷ５１は、第３のトランスミッションゲートからなり、この際、上記第３のトランスミッションゲートは、上記入力端ＩＮに連結されたドレインと上記出力端ＯＵＴに連結されたソースと上記第２のスイッチング信号ＳＳ２が入力されるゲートとを有する第３のＮ−ＭＯＳトランジスタＮＭ３と、上記入力端ＩＮに連結されたドレインと上記出力端ＯＵＴに連結されたソースと上記第１のスイッチング信号ＳＳ１が入力されるゲートとを有する第３のＰ−ＭＯＳトランジスタＰＭ３と、を含むことができる。
【００５８】
このように、上記第１、第２及び第３のスイッチング素子がトランスミッションゲートで具現される場合、上記第１及び第２のトランスミッションゲートは、同期されて同時にオン又はオフされ、上記第３のトランスミッションゲートは、上記第１及び第２のトランスミッションゲートの動作とは反対にオン又はオフされる。
【００５９】
図４は、本発明の実施形態によるバイパス経路選択時の信号伝達経路図であり、図５は、本発明の実施形態によるレギュレート経路選択時の信号伝達経路図であり、図６は、本発明の実施形態によるデュアルモードスイッチングレギュレータの電圧グラフである。
【００６０】
まず、図４を参照すると、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合、上記第１及び第２のスイッチング信号ＳＳ１、ＳＳ２のそれぞれはローレベル及びハイレベルを有することになるため、上記第１のトランスミッションゲートの第１のＮ−ＭＯＳトランジスタＮＭ１と第１のＰ−ＭＯＳトランジスタＰＭ１とがターンオフされ、上記第２のトランスミッションゲートの第２のＮ−ＭＯＳトランジスタＮＭ２と第２のＰ−ＭＯＳトランジスタＰＭ２とがターンオフされ、上記第３のトランスミッションゲートの第３のＮ−ＭＯＳトランジスタＮＭ３と第３のＰ−ＭＯＳトランジスタＰＭ３とがターンオンされる。
【００６１】
これにより、上記バイパス経路ＰＨ１が連結されて、上記入力端ＩＮから入力される入力電圧Ｖｉｎが出力端ＯＵＴに直接伝達される。図４に示すように、上記バイパス経路ＰＨ１を介して入力電圧Ｖｉｎが出力端ＯＵＴに直接伝達されることが分かる。
【００６２】
次に、図５を参照すると、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低くない場合、上記第１及び第２のスイッチング信号ＳＳ１、ＳＳ２のそれぞれはハイレベル及びローレベルを有することになるため、上記第１のトランスミッションゲートの第１のＮ−ＭＯＳトランジスタＮＭ１と第１のＰ−ＭＯＳトランジスタＰＭ１とがターンオンされ、上記第２のトランスミッションゲートの第２のＮ−ＭＯＳトランジスタＮＭ２と第２のＰ−ＭＯＳトランジスタＰＭ２とがターンオンされ、上記第３のトランスミッションゲートの第３のＮ−ＭＯＳトランジスタＮＭ３と第３のＰ−ＭＯＳトランジスタＰＭ３とがターンオフされる。
【００６３】
これにより、上記レギュレート経路ＰＨ２が連結されて、上記入力端ＩＮから入力される入力電圧Ｖｉｎが上記レギュレート経路ＰＨ２上のレギュレータ３００でレギュレートされ、当該レギュレータ３００でレギュレートされた電圧が出力端ＯＵＴに出力される。
【００６４】
図６に示すように、上記レギュレート経路ＰＨ２を介して入力電圧Ｖｉｎが一定の電圧（例えば、５Ｖ）にレギュレートされて出力電圧として出力されることが分かる。
【００６５】
前述したように、本発明のデュアルモードスイッチングレギュレータによると、低電圧のためのバイパスモードと正常動作のためのレギュレートモードのうち入力電圧のレベルに応じて一方のモードで動作し、特に、低電圧の場合にバイパスモードで動作することから電流の消耗を減らし、バイパスモードにおける電圧降下を防止すると共に、効率を高めることができる。
【符号の説明】
【００６６】
１００ 比較部
２００ スイッチング信号生成部
３００ レギュレータ
４００ レギュレート経路選択部
５００ バイパス経路選択部
【技術分野】
【０００１】
本発明は、低電圧のためのバイパスモードと正常動作のためのレギュレートモードのうち入力電圧のレベルに応じて一方のモードで動作することにより、効率を高めることができるデュアルモードスイッチングレギュレータに関する。
【背景技術】
【０００２】
一般に、殆どの商用ＩＣにおいて、入力電圧は、使用者の必要に応じて多様に用いられることができる。実際に、ＩＣの内部回路が最適の性能を発揮するためには、多様な入力電源電圧を特定レベルの電源電圧に変えて内部回路に供給しなければならず、このような機能を行うものがレギュレータである。
【０００３】
通常、レギュレータは、特定範囲内で変化する外部電圧を内部回路で必要な特定電源電圧に変える役割をする。特に、外部電圧を特定内部電圧に変換するために、スイッチング素子を用いるスイッチングレギュレータが用いられる場合もある。
【０００４】
既存のスイッチングレギュレータとしては、外部電圧が低い場合にレギュレータの電圧降下を最小化するためにＬＤＯ（Ｌｏｗ Ｄｒｏｐ Ｏｕｔ）型レギュレータを用いる場合もある。
【０００５】
このようなＬＤＯ型レギュレータは、出力電圧を入力電圧に最も近い値として得ようとする際に用いられるもので、入力電圧を予め設定された電圧に変換して出力する。
【０００６】
しかしながら、このような既存のスイッチングレギュレータでは、入力電圧が出力電圧より高い場合は、所望の出力電圧の提供に問題がないが、入力電圧が出力電圧より低い場合は、スイッチング素子によって電圧降下がさらに発生するという問題がある。
【０００７】
即ち、ＬＤＯ型レギュレータは、一般的な構造のレギュレータに比べて電圧降下を０．５Ｖ以上減らすことができるという長所があるが、このようなＬＤＯ型レギュレータでも、ある程度の電圧降下が発生するという問題がある。ここで、電圧降下の量は、レギュレータのロード（ｌｏａｄ）電流とパストランジスタ（Ｐａｓｓ ＴＲ）の出力抵抗との積で表される。
【０００８】
例えば、０．２Ｖ程度の電圧降下があるＬＤＯ型レギュレータでは、５Ｖの入力電圧が入る場合は、４．８Ｖ程度の内部電圧の生成が可能であるが、ＤＣ電圧に対するマージンがなくて入力電圧と出力電圧とが同じであるか又は入力電圧と出力電圧との差がスイッチング素子（例えば、トランジスタ）の電圧降下より低い場合は、使用者が望むレギュレータとしての特性が得られなくなるという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上述した従来技術の問題点を解決するためのもので、低電圧のためのバイパスモードと正常動作のためのレギュレートモードのうち入力電圧のレベルに応じて一方のモードで動作することにより効率を高めることができるデュアルモードスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の技術的側面は、入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、上記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、上記レギュレート経路上に含まれ上記入力電圧を予め設定された電圧に変換するレギュレータと、上記レギュレート選択信号に応じて上記入力端と出力端との間のレギュレータを含むレギュレート経路をオン／オフスイッチングするレギュレート経路選択部と、上記バイパス選択信号に応じて上記レギュレータを経由せず上記入力端と出力端とを連結するバイパス経路をオン／オフスイッチングするバイパス経路選択部と、を含むデュアルモードスイッチングレギュレータを提供する。
【００１１】
上記比較部は、上記入力電圧が入力される非反転入力端と、上記基準電圧が入力される反転入力端と、上記入力電圧と上記基準電圧とを比較して上記比較結果信号を出力する出力端と、を有する演算増幅器を含むことができる。
【００１２】
上記演算増幅器は、上記入力電圧が上記基準電圧より低い場合は、ローレベルを有する比較結果信号を出力し、上記入力電圧が上記基準電圧より低くない場合は、ハイレベルを有する比較結果信号を出力するように構成されることができる。
【００１３】
上記スイッチング信号生成部は、上記比較結果信号のレベルを含む第１のスイッチング信号と、当該第１のスイッチング信号のレベルが反転されたレベルを有する第２のスイッチング信号と、を含むレギュレート選択信号及びバイパス選択信号を生成するように構成されることができる。
【００１４】
上記スイッチング信号生成部は、上記比較結果信号のレベルを反転する反転器を含み、上記第１のスイッチング信号は上記比較結果信号のレベルを有し、上記第２のスイッチング信号は上記比較結果信号のレベルが上記反転器によって反転されたレベルを有するように構成されることができる。
【００１５】
上記レギュレート経路選択部は、上記入力端と上記レギュレータとの間に連結されて上記レギュレート選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオフされ、そうでなければオンされる第１のスイッチング素子と、上記レギュレータと出力端との間に連結されて上記レギュレート選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオフされ、そうでなければオンされる第２のスイッチング素子と、を含むことができる。
【００１６】
上記第１のスイッチング素子は、第１のトランスミッションゲートからなり、当該第１のトランスミッションゲートは、上記入力端に連結されたドレインと上記レギュレータに連結されたソースと上記第１のスイッチング信号が入力されるゲートとを有する第１のＮ−ＭＯＳトランジスタと、上記入力端に連結されたドレインと上記レギュレータに連結されたソースと上記第２のスイッチング信号が入力されるゲートとを有する第１のＰ−ＭＯＳトランジスタと、を含むことができる。
【００１７】
上記第２のスイッチング素子は、第２のトランスミッションゲートからなり、当該第２のトランスミッションゲートは、上記レギュレータに連結されたドレインと上記出力端に連結されたソースと上記第１のスイッチング信号が入力されるゲートとを有する第２のＮ−ＭＯＳトランジスタと、上記レギュレータに連結されたドレインと上記出力端に連結されたソースと上記第２のスイッチング信号が入力されるゲートとを有する第２のＰ−ＭＯＳトランジスタと、を含むことができる。
【００１８】
上記バイパス経路選択部は、上記入力端と出力端との間のバイパス経路上に形成されて上記バイパス選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオンされ、そうでなければオフされる第３のスイッチング素子を含むことができる。
【００１９】
上記第３のスイッチング素子は、第３のトランスミッションゲートからなり、当該第３のトランスミッションゲートは、上記入力端に連結されたドレインと上記出力端に連結されたソースと上記第２のスイッチング信号が入力されるゲートとを有する第３のＮ−ＭＯＳトランジスタと、上記入力端に連結されたドレインと上記出力端に連結されたソースと上記第１のスイッチング信号が入力されるゲートとを有する第３のＰ−ＭＯＳトランジスタと、を含むことができる。
【００２０】
本発明の第２の技術的側面は、入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、上記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、上記レギュレート経路上に含まれ上記入力電圧を予め設定された電圧に変換するレギュレータと、上記レギュレート選択信号に応じて上記入力端と出力端との間のレギュレータを含むレギュレート経路をオン／オフスイッチングするレギュレート経路選択部と、上記バイパス選択信号に応じて上記レギュレータを経由せず上記入力端と出力端とを連結するバイパス経路をオン／オフスイッチングするバイパス経路選択部と、を含み、
上記レギュレート経路選択部は、上記入力端と上記レギュレータとの間に連結されて上記レギュレート選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオフされ、そうでなければオンされる第１のスイッチング素子と、上記レギュレータと出力端との間に連結されて上記レギュレート選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオフされ、そうでなければオンされる第２のスイッチング素子と、を含み、
上記バイパス経路選択部は、上記入力端と出力端との間のバイパス経路上に形成されて上記バイパス選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオンされ、そうでなければオフされる第３のスイッチング素子を含むデュアルモードスイッチングレギュレータを提供する。
【００２１】
上記比較部は、上記入力電圧が入力される非反転入力端と、上記基準電圧が入力される反転入力端と、上記入力電圧と上記基準電圧とを比較して上記比較結果信号を出力する出力端と、を有する演算増幅器を含むことができる。
【００２２】
上記演算増幅器は、上記入力電圧が上記基準電圧より低い場合は、ローレベルを有する比較結果信号を出力し、上記入力電圧が上記基準電圧より低くない場合は、ハイレベルを有する比較結果信号を出力するように構成されることができる。
【００２３】
上記スイッチング信号生成部は、上記比較結果信号のレベルを含む第１のスイッチング信号と、当該第１のスイッチング信号のレベルが反転されたレベルを有する第２のスイッチング信号と、を含むレギュレート選択信号及びバイパス選択信号を生成するように構成されることができる。
【００２４】
上記スイッチング信号生成部は、上記比較結果信号のレベルを反転する反転器を含み、上記第１のスイッチング信号は上記比較結果信号のレベルを有し、上記第２のスイッチング信号は上記比較結果信号のレベルが上記反転器によって反転されたレベルを有するように構成されることができる。
【００２５】
上記第１のスイッチング素子は、第１のトランスミッションゲートからなり、当該第１のトランスミッションゲートは、上記入力端に連結されたドレインと上記レギュレータに連結されたソースと上記第１のスイッチング信号が入力されるゲートとを有する第１のＮ−ＭＯＳトランジスタと、上記入力端に連結されたドレインと上記レギュレータに連結されたソースと上記第２のスイッチング信号が入力されるゲートとを有する第１のＰ−ＭＯＳトランジスタと、を含むことができる。
【００２６】
上記第２のスイッチング素子は、第２のトランスミッションゲートからなり、当該第２のトランスミッションゲートは、上記レギュレータに連結されたドレインと上記出力端に連結されたソースと上記第１のスイッチング信号が入力されるゲートとを有する第２のＮ−ＭＯＳトランジスタと、上記レギュレータに連結されたドレインと上記出力端に連結されたソースと上記第２のスイッチング信号が入力されるゲートとを有する第２のＰ−ＭＯＳトランジスタと、を含むことができる。
【００２７】
上記バイパス経路選択部は、上記入力端と出力端との間のバイパス経路上に形成されて上記バイパス選択信号に応じて上記入力電圧が上記基準電圧より低い場合はオンされ、そうでなければオフされる第３のスイッチング素子を含むことができる。
【００２８】
上記第３のスイッチング素子は、第３のトランスミッションゲートからなり、当該第３のトランスミッションゲートは、上記入力端に連結されたドレインと上記出力端に連結されたソースと上記第２のスイッチング信号が入力されるゲートとを有する第３のＮ−ＭＯＳトランジスタと、上記入力端に連結されたドレインと上記出力端に連結されたソースと上記第１のスイッチング信号が入力されるゲートとを有する第３のＰ−ＭＯＳトランジスタと、を含むことができる。
【発明の効果】
【００２９】
本発明のデュアルモードスイッチングレギュレータによると、低電圧のためのバイパスモードと正常動作のためのレギュレートモードのうち入力電圧のレベルに応じて一方のモードで動作し、特に、低電圧の場合にバイパスモードで動作することにより電流の消耗を減らし、バイパスモードにおける電圧降下を防止すると共に、効率を高めることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態によるデュアルモードスイッチングレギュレータのブロック図である。
【図２】本発明の実施形態によるスイッチング信号生成部の具現例示図である。
【図３】本発明の実施形態によるレギュレート経路選択部及びバイパス経路選択部の具現例示図である。
【図４】本発明の実施形態によるバイパス経路選択時の信号伝達経路図である。
【図５】本発明の実施形態によるレギュレート経路選択時の信号伝達経路図である。
【図６】本発明の実施形態によるデュアルモードスイッチングレギュレータの電圧グラフである。
【発明を実施するための形態】
【００３１】
以下、添付の図面を参照して本発明の実施形態を説明する。
【００３２】
本発明は、後述する実施形態に限定されず、本発明の実施形態は、本発明の技術的思想の理解のためのものである。なお、添付図面において実質的に同一の構成及び機能を有する構成要素に対しては、同一符号を付して示す。
【００３３】
図１は、本発明の実施形態によるデュアルモードスイッチングレギュレータのブロック図である。
【００３４】
図１を参照すると、本発明の実施形態によるデュアルモードスイッチングレギュレータは、入力端ＩＮからの入力電圧Ｖｉｎと予め設定された基準電圧Ｖｒｅｆとを比較して比較結果信号Ｓｃｏｍを出力する比較部１００と、上記比較結果信号Ｓｃｏｍに応じて予め連結されたレギュレート経路ＰＨ２を制御するためのレギュレート選択信号ＳＳ１０及び予め連結されたバイパス経路ＰＨ１を制御するためのバイパス選択信号ＳＳ２０を生成するスイッチング信号生成部２００と、上記レギュレート経路ＰＨ２上に含まれ上記入力電圧Ｖｉｎを予め設定された電圧に変換するレギュレータ３００と、上記レギュレート選択信号ＳＳ１０に応じて上記入力端ＩＮと出力端ＯＵＴとの間のレギュレータ３００を含むレギュレート経路ＰＨ２をオン／オフスイッチングするレギュレート経路選択部４００と、上記バイパス選択信号ＳＳ２０に応じて上記レギュレータ３００を経由せず上記入力端ＩＮと上記出力端ＯＵＴとを連結するバイパス経路ＰＨ１をオン／オフスイッチングするバイパス経路選択部５００と、を含むことができる。
【００３５】
図１を参照すると、上記比較部１００は、上記入力端ＩＮから入力される入力電圧Ｖｉｎと予め設定された基準電圧Ｖｒｅｆとを比較し、当該入力電圧Ｖｉｎと当該基準電圧Ｖｒｅｆとの比較結果に応じてハイレベル又はローレベルを有する比較結果信号Ｓｃｏｍを出力することができる。
【００３６】
例えば、上記比較部１００は、上記入力電圧Ｖｉｎが入力される非反転入力端と、上記基準電圧Ｖｒｅｆが入力される反転入力端と、上記入力電圧Ｖｉｎと上記基準電圧Ｖｒｅｆとを比較して上記比較結果信号Ｓｃｏｍを出力する出力端と、を有する演算増幅器を含むことができる。
【００３７】
この際、上記演算増幅器は、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合は、ローレベルを有する比較結果信号Ｓｃｏｍを出力し、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低くない場合は、ハイレベルを有する比較結果信号Ｓｃｏｍを出力することができる。
【００３８】
上記スイッチング信号生成部２００は、上記比較部１００からの比較結果信号Ｓｃｏｍに応じて予め連結されたレギュレート経路ＰＨ２を制御するためのレギュレート選択信号ＳＳ１０及び予め連結されたバイパス経路ＰＨ１を制御するためのバイパス選択信号ＳＳ２０を生成することができる。
【００３９】
ここで、上記レギュレート経路ＰＨ２は、上記入力端ＩＮと上記出力端ＯＵＴとの間に上記レギュレータ３００を含み、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低くない場合に当該入力電圧Ｖｉｎをレギュレートするための経路である。
【００４０】
上記バイパス経路ＰＨ１は、上記入力端ＩＮと上記出力端ＯＵＴとの間の上記レギュレータ３００を経由せず、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合に上記入力端ＩＮから上記出力端ＯＵＴまで直行する経路である。
【００４１】
上記レギュレータ３００は、前述したように、上記レギュレート経路ＰＨ２上に含まれ、上記入力電圧Ｖｉｎを予め設定された電圧に変換することができる。
【００４２】
例えば、予め設定された電圧を＋５Ｖとすると、上記レギュレータ３００は、入力電圧Ｖｉｎが＋５Ｖより高くても一定に＋５Ｖで電圧を出力することができる。
【００４３】
上記レギュレート経路選択部４００は、上記レギュレート選択信号ＳＳ１０に応じて上記入力端ＩＮと上記出力端ＯＵＴとの間のレギュレータ３００を含むレギュレート経路ＰＨ２をオン／オフスイッチングすることができる。
【００４４】
例えば、上記レギュレート経路選択部４００は、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合は、上記レギュレート経路ＰＨ２をオフさせ、逆に、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低くない場合は、上記レギュレート経路ＰＨ２をオンさせる。この際、電力の消耗を減らすために、上記レギュレータ３００に供給される動作電源も遮断することができる。
【００４５】
上記バイパス経路選択部５００は、上記バイパス選択信号ＳＳ２０に応じて上記レギュレータ３００を経由せず上記入力端ＩＮと上記出力端ＯＵＴとを連結するバイパス経路ＰＨ１をオン／オフスイッチングすることができる。
【００４６】
例えば、上記バイパス経路選択部５００は、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合は、上記バイパス経路ＰＨ１をオンさせ、逆に、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低くない場合は、上記バイパス経路ＰＨ１をオフさせる。
【００４７】
図２は、本発明の実施形態によるスイッチング信号生成部の具現例示図である。
【００４８】
図２を参照すると、上記スイッチング信号生成部２００は、上記比較結果信号Ｓｃｏｍのレベルを反転する反転器２１０を含むことができる。
【００４９】
この際、上記スイッチング信号生成部２００は、上記比較結果信号Ｓｃｏｍのレベルを含む第１のスイッチング信号ＳＳ１と、当該第１のスイッチング信号ＳＳ１のレベルが反転されたレベルを有する第２のスイッチング信号ＳＳ２と、を含むレギュレート選択信号ＳＳ１０及びバイパス選択信号ＳＳ２０を生成することができる。
【００５０】
即ち、上記第１のスイッチング信号ＳＳ１は、上記比較結果信号Ｓｃｏｍのレベルを有し、上記第２のスイッチング信号ＳＳ２は、上記比較結果信号Ｓｃｏｍのレベルが上記反転器２１０によって反転されたレベルを有することができる。
【００５１】
また、図１を参照すると、上記レギュレート経路選択部４００は、上記入力端ＩＮと上記レギュレータ３００との間に連結されて上記レギュレート選択信号ＳＳ１０に応じて上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合はオフされ、そうでなければオンされる第１のスイッチング素子ＳＷ４１と、上記レギュレータ３００と上記出力端ＯＵＴとの間に連結されて上記レギュレート選択信号ＳＳ１０に応じて上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合はオフされ、そうでなければオンされる第２のスイッチング素子ＳＷ４２と、を含むことができる。
【００５２】
また、上記バイパス経路選択部５００は、上記入力端ＩＮと上記出力端ＯＵＴとの間のバイパス経路ＰＨ１上に形成されて上記バイパス選択信号ＳＳ２０に応じて上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合はオンされ、そうでなければオフされる第３のスイッチング素子ＳＷ５１を含むことができる。
【００５３】
ここで、上記第１のスイッチング素子ＳＷ４１、第２のスイッチング素子ＳＷ４２及び第３のスイッチング素子ＳＷ５１は、スイッチングトランジスタ、スイッチングダイオード等のスイッチング動作が可能な素子、特に、電圧降下が小さいトランスミッションゲートで具現されることができる。これに関しては、図３を参照して説明する。
【００５４】
図３は、本発明の実施形態によるレギュレート経路選択部及びバイパス経路選択部の具現例示図である。
【００５５】
上記第１のスイッチング素子ＳＷ４１は、第１のトランスミッションゲートからなり、この際、上記第１のトランスミッションゲートは、上記入力端ＩＮに連結されたドレインと上記レギュレート３００に連結されたソースと上記第１のスイッチング信号ＳＳ１が入力されるゲートとを有する第１のＮ−ＭＯＳトランジスタＮＭ１と、上記入力端ＩＮに連結されたドレインと上記レギュレート３００に連結されたソースと上記第２のスイッチング信号ＳＳ２が入力されるゲートとを有する第１のＰ−ＭＯＳトランジスタＰＭ１と、を含むことができる。
【００５６】
上記第２のスイッチング素子ＳＷ４２は、第２のトランスミッションゲートからなり、この際、上記第２のトランスミッションゲートは、上記レギュレート３００に連結されたドレインと上記出力端ＯＵＴに連結されたソースと上記第１のスイッチング信号ＳＳ１が入力されるゲートとを有する第２のＮ−ＭＯＳトランジスタＮＭ２と、上記レギュレート３００に連結されたドレインと上記出力端ＯＵＴに連結されたソースと上記第２のスイッチング信号ＳＳ２が入力されるゲートとを有する第２のＰ−ＭＯＳトランジスタＰＭ２と、を含むことができる。
【００５７】
上記第３のスイッチング素子ＳＷ５１は、第３のトランスミッションゲートからなり、この際、上記第３のトランスミッションゲートは、上記入力端ＩＮに連結されたドレインと上記出力端ＯＵＴに連結されたソースと上記第２のスイッチング信号ＳＳ２が入力されるゲートとを有する第３のＮ−ＭＯＳトランジスタＮＭ３と、上記入力端ＩＮに連結されたドレインと上記出力端ＯＵＴに連結されたソースと上記第１のスイッチング信号ＳＳ１が入力されるゲートとを有する第３のＰ−ＭＯＳトランジスタＰＭ３と、を含むことができる。
【００５８】
このように、上記第１、第２及び第３のスイッチング素子がトランスミッションゲートで具現される場合、上記第１及び第２のトランスミッションゲートは、同期されて同時にオン又はオフされ、上記第３のトランスミッションゲートは、上記第１及び第２のトランスミッションゲートの動作とは反対にオン又はオフされる。
【００５９】
図４は、本発明の実施形態によるバイパス経路選択時の信号伝達経路図であり、図５は、本発明の実施形態によるレギュレート経路選択時の信号伝達経路図であり、図６は、本発明の実施形態によるデュアルモードスイッチングレギュレータの電圧グラフである。
【００６０】
まず、図４を参照すると、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低い場合、上記第１及び第２のスイッチング信号ＳＳ１、ＳＳ２のそれぞれはローレベル及びハイレベルを有することになるため、上記第１のトランスミッションゲートの第１のＮ−ＭＯＳトランジスタＮＭ１と第１のＰ−ＭＯＳトランジスタＰＭ１とがターンオフされ、上記第２のトランスミッションゲートの第２のＮ−ＭＯＳトランジスタＮＭ２と第２のＰ−ＭＯＳトランジスタＰＭ２とがターンオフされ、上記第３のトランスミッションゲートの第３のＮ−ＭＯＳトランジスタＮＭ３と第３のＰ−ＭＯＳトランジスタＰＭ３とがターンオンされる。
【００６１】
これにより、上記バイパス経路ＰＨ１が連結されて、上記入力端ＩＮから入力される入力電圧Ｖｉｎが出力端ＯＵＴに直接伝達される。図４に示すように、上記バイパス経路ＰＨ１を介して入力電圧Ｖｉｎが出力端ＯＵＴに直接伝達されることが分かる。
【００６２】
次に、図５を参照すると、上記入力電圧Ｖｉｎが上記基準電圧Ｖｒｅｆより低くない場合、上記第１及び第２のスイッチング信号ＳＳ１、ＳＳ２のそれぞれはハイレベル及びローレベルを有することになるため、上記第１のトランスミッションゲートの第１のＮ−ＭＯＳトランジスタＮＭ１と第１のＰ−ＭＯＳトランジスタＰＭ１とがターンオンされ、上記第２のトランスミッションゲートの第２のＮ−ＭＯＳトランジスタＮＭ２と第２のＰ−ＭＯＳトランジスタＰＭ２とがターンオンされ、上記第３のトランスミッションゲートの第３のＮ−ＭＯＳトランジスタＮＭ３と第３のＰ−ＭＯＳトランジスタＰＭ３とがターンオフされる。
【００６３】
これにより、上記レギュレート経路ＰＨ２が連結されて、上記入力端ＩＮから入力される入力電圧Ｖｉｎが上記レギュレート経路ＰＨ２上のレギュレータ３００でレギュレートされ、当該レギュレータ３００でレギュレートされた電圧が出力端ＯＵＴに出力される。
【００６４】
図６に示すように、上記レギュレート経路ＰＨ２を介して入力電圧Ｖｉｎが一定の電圧（例えば、５Ｖ）にレギュレートされて出力電圧として出力されることが分かる。
【００６５】
前述したように、本発明のデュアルモードスイッチングレギュレータによると、低電圧のためのバイパスモードと正常動作のためのレギュレートモードのうち入力電圧のレベルに応じて一方のモードで動作し、特に、低電圧の場合にバイパスモードで動作することから電流の消耗を減らし、バイパスモードにおける電圧降下を防止すると共に、効率を高めることができる。
【符号の説明】
【００６６】
１００ 比較部
２００ スイッチング信号生成部
３００ レギュレータ
４００ レギュレート経路選択部
５００ バイパス経路選択部
【特許請求の範囲】
【請求項１】
入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、
前記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、
前記レギュレート経路上に含まれ、前記入力電圧を予め設定された電圧に変換するレギュレータと、
前記レギュレート選択信号に応じて、前記入力端と出力端との間の前記レギュレータを含むレギュレート経路をオン／オフスイッチングするレギュレート経路選択部と、
前記バイパス選択信号に応じて前記レギュレータを経由せず前記入力端と前記出力端とを連結するバイパス経路をオン／オフスイッチングするバイパス経路選択部と
を含む、デュアルモードスイッチングレギュレータ。
【請求項２】
前記比較部は、
前記入力電圧が入力される非反転入力端と、前記基準電圧が入力される反転入力端と、前記入力電圧と前記基準電圧とを比較して前記比較結果信号を出力する出力端と、を有する演算増幅器を含む、請求項１に記載のデュアルモードスイッチングレギュレータ。
【請求項３】
前記演算増幅器は、
前記入力電圧が前記基準電圧より低い場合は、ローレベルを有する比較結果信号を出力し、
前記入力電圧が前記基準電圧より低くない場合は、ハイレベルを有する比較結果信号を出力する、請求項２に記載のデュアルモードスイッチングレギュレータ。
【請求項４】
前記スイッチング信号生成部により生成される前記レギュレート選択信号及び前記バイパス選択信号は、前記比較結果信号のレベルを含む第１のスイッチング信号と、当該第１のスイッチング信号のレベルが反転されたレベルを有する第２のスイッチング信号とを含む、請求項１から３の何れか１項に記載のデュアルモードスイッチングレギュレータ。
【請求項５】
前記スイッチング信号生成部は、
前記比較結果信号のレベルを反転する反転器を含み、
前記第１のスイッチング信号は、前記比較結果信号のレベルを有し、
前記第２のスイッチング信号は、前記比較結果信号のレベルが前記反転器によって反転されたレベルを有する、請求項４に記載のデュアルモードスイッチングレギュレータ。
【請求項６】
前記レギュレート経路選択部は、
前記入力端と前記レギュレータとの間に連結されて前記レギュレート選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオフされ、そうでなければオンされる第１のスイッチング素子と、
前記レギュレータと前記出力端との間に連結されて前記レギュレート選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオフされ、そうでなければオンされる第２のスイッチング素子と
を含む、請求項５に記載のデュアルモードスイッチングレギュレータ。
【請求項７】
前記第１のスイッチング素子は、第１のトランスミッションゲートからなり、
前記第１のトランスミッションゲートは、
前記入力端に連結されたドレインと前記レギュレータに連結されたソースと前記第１のスイッチング信号が入力されるゲートとを有する第１のＮ−ＭＯＳトランジスタと、
前記入力端に連結されたドレインと前記レギュレータに連結されたソースと前記第２のスイッチング信号が入力されるゲートとを有する第１のＰ−ＭＯＳトランジスタと
を含む、請求項６に記載のデュアルモードスイッチングレギュレータ。
【請求項８】
前記第２のスイッチング素子は、第２のトランスミッションゲートからなり、
前記第２のトランスミッションゲートは、
前記レギュレータに連結されたドレインと前記出力端に連結されたソースと前記第１のスイッチング信号が入力されるゲートとを有する第２のＮ−ＭＯＳトランジスタと、
前記レギュレータに連結されたドレインと前記出力端に連結されたソースと前記第２のスイッチング信号が入力されるゲートとを有する第２のＰ−ＭＯＳトランジスタと
を含む、請求項７に記載のデュアルモードスイッチングレギュレータ。
【請求項９】
前記バイパス経路選択部は、
前記入力端と前記出力端との間のバイパス経路上に形成されて前記バイパス選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオンされ、そうでなければオフされる第３のスイッチング素子を含む、請求項５から８の何れか１項に記載のデュアルモードスイッチングレギュレータ。
【請求項１０】
前記第３のスイッチング素子は、第３のトランスミッションゲートからなり、
前記第３のトランスミッションゲートは、
前記入力端に連結されたドレインと前記出力端に連結されたソースと前記第２のスイッチング信号が入力されるゲートとを有する第３のＮ−ＭＯＳトランジスタと、
前記入力端に連結されたドレインと前記出力端に連結されたソースと前記第１のスイッチング信号が入力されるゲートとを有する第３のＰ−ＭＯＳトランジスタと
を含む、請求項９に記載のデュアルモードスイッチングレギュレータ。
【請求項１１】
入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、
前記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、
前記レギュレート経路上に含まれ、前記入力電圧を予め設定された電圧に変換するレギュレータと、
前記レギュレート選択信号に応じて、前記入力端と出力端との間の前記レギュレータを含むレギュレート経路をオン／オフスイッチングするレギュレート経路選択部と、
前記バイパス選択信号に応じて前記レギュレータを経由せず前記入力端と前記出力端とを連結するバイパス経路をオン／オフスイッチングするバイパス経路選択部と、を含み、
前記レギュレート経路選択部は、前記入力端と前記レギュレータとの間に連結されて前記レギュレート選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオフされ、そうでなければオンされる第１のスイッチング素子と、前記レギュレータと前記出力端との間に連結されて前記レギュレート選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオフされ、そうでなければオンされる第２のスイッチング素子と、を含み、
前記バイパス経路選択部は、前記入力端と前記出力端との間のバイパス経路上に形成されて前記バイパス選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオンされ、そうでなければオフされる第３のスイッチング素子を含む、デュアルモードスイッチングレギュレータ。
【請求項１２】
前記比較部は、
前記入力電圧が入力される非反転入力端と、前記基準電圧が入力される反転入力端と、前記入力電圧と前記基準電圧とを比較して前記比較結果信号を出力する出力端と、を有する演算増幅器を含む、請求項１１に記載のデュアルモードスイッチングレギュレータ。
【請求項１３】
前記演算増幅器は、
前記入力電圧が前記基準電圧より低い場合は、ローレベルを有する比較結果信号を出力し、
前記入力電圧が前記基準電圧より低くない場合は、ハイレベルを有する比較結果信号を出力する、請求項１２に記載のデュアルモードスイッチングレギュレータ。
【請求項１４】
前記スイッチング信号生成部により生成される前記レギュレート選択信号及び前記バイパス選択信号は、前記比較結果信号のレベルを含む第１のスイッチング信号と、当該第１のスイッチング信号のレベルが反転されたレベルを有する第２のスイッチング信号とを含む、請求項１１に記載のデュアルモードスイッチングレギュレータ。
【請求項１５】
前記スイッチング信号生成部は、
前記比較結果信号のレベルを反転する反転器を含み、
前記第１のスイッチング信号は、前記比較結果信号のレベルを有し、
前記第２のスイッチング信号は、前記比較結果信号のレベルが前記反転器によって反転されたレベルを有する、請求項１４に記載のデュアルモードスイッチングレギュレータ。
【請求項１６】
前記第１のスイッチング素子は、第１のトランスミッションゲートからなり、
前記第１のトランスミッションゲートは、
前記入力端に連結されたドレインと前記レギュレータに連結されたソースと前記第１のスイッチング信号が入力されるゲートとを有する第１のＮ−ＭＯＳトランジスタと、
前記入力端に連結されたドレインと前記レギュレータに連結されたソースと前記第２のスイッチング信号が入力されるゲートとを有する第１のＰ−ＭＯＳトランジスタと
を含む、請求項１５に記載のデュアルモードスイッチングレギュレータ。
【請求項１７】
前記第２のスイッチング素子は、第２のトランスミッションゲートからなり、
前記第２のトランスミッションゲートは、
前記レギュレータに連結されたドレインと前記出力端に連結されたソースと前記第１のスイッチング信号が入力されるゲートとを有する第２のＮ−ＭＯＳトランジスタと、
前記レギュレータに連結されたドレインと前記出力端に連結されたソースと前記第２のスイッチング信号が入力されるゲートとを有する第２のＰ−ＭＯＳトランジスタと
を含む、請求項１６に記載のデュアルモードスイッチングレギュレータ。
【請求項１８】
前記第３のスイッチング素子は、第３のトランスミッションゲートからなり、
前記第３のトランスミッションゲートは、
前記入力端に連結されたドレインと前記出力端に連結されたソースと前記第２のスイッチング信号が入力されるゲートとを有する第３のＮ−ＭＯＳトランジスタと、
前記入力端に連結されたドレインと前記出力端に連結されたソースと前記第１のスイッチング信号が入力されるゲートとを有する第３のＰ−ＭＯＳトランジスタと
を含む、請求項１７に記載のデュアルモードスイッチングレギュレータ。
【請求項１】
入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、
前記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、
前記レギュレート経路上に含まれ、前記入力電圧を予め設定された電圧に変換するレギュレータと、
前記レギュレート選択信号に応じて、前記入力端と出力端との間の前記レギュレータを含むレギュレート経路をオン／オフスイッチングするレギュレート経路選択部と、
前記バイパス選択信号に応じて前記レギュレータを経由せず前記入力端と前記出力端とを連結するバイパス経路をオン／オフスイッチングするバイパス経路選択部と
を含む、デュアルモードスイッチングレギュレータ。
【請求項２】
前記比較部は、
前記入力電圧が入力される非反転入力端と、前記基準電圧が入力される反転入力端と、前記入力電圧と前記基準電圧とを比較して前記比較結果信号を出力する出力端と、を有する演算増幅器を含む、請求項１に記載のデュアルモードスイッチングレギュレータ。
【請求項３】
前記演算増幅器は、
前記入力電圧が前記基準電圧より低い場合は、ローレベルを有する比較結果信号を出力し、
前記入力電圧が前記基準電圧より低くない場合は、ハイレベルを有する比較結果信号を出力する、請求項２に記載のデュアルモードスイッチングレギュレータ。
【請求項４】
前記スイッチング信号生成部により生成される前記レギュレート選択信号及び前記バイパス選択信号は、前記比較結果信号のレベルを含む第１のスイッチング信号と、当該第１のスイッチング信号のレベルが反転されたレベルを有する第２のスイッチング信号とを含む、請求項１から３の何れか１項に記載のデュアルモードスイッチングレギュレータ。
【請求項５】
前記スイッチング信号生成部は、
前記比較結果信号のレベルを反転する反転器を含み、
前記第１のスイッチング信号は、前記比較結果信号のレベルを有し、
前記第２のスイッチング信号は、前記比較結果信号のレベルが前記反転器によって反転されたレベルを有する、請求項４に記載のデュアルモードスイッチングレギュレータ。
【請求項６】
前記レギュレート経路選択部は、
前記入力端と前記レギュレータとの間に連結されて前記レギュレート選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオフされ、そうでなければオンされる第１のスイッチング素子と、
前記レギュレータと前記出力端との間に連結されて前記レギュレート選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオフされ、そうでなければオンされる第２のスイッチング素子と
を含む、請求項５に記載のデュアルモードスイッチングレギュレータ。
【請求項７】
前記第１のスイッチング素子は、第１のトランスミッションゲートからなり、
前記第１のトランスミッションゲートは、
前記入力端に連結されたドレインと前記レギュレータに連結されたソースと前記第１のスイッチング信号が入力されるゲートとを有する第１のＮ−ＭＯＳトランジスタと、
前記入力端に連結されたドレインと前記レギュレータに連結されたソースと前記第２のスイッチング信号が入力されるゲートとを有する第１のＰ−ＭＯＳトランジスタと
を含む、請求項６に記載のデュアルモードスイッチングレギュレータ。
【請求項８】
前記第２のスイッチング素子は、第２のトランスミッションゲートからなり、
前記第２のトランスミッションゲートは、
前記レギュレータに連結されたドレインと前記出力端に連結されたソースと前記第１のスイッチング信号が入力されるゲートとを有する第２のＮ−ＭＯＳトランジスタと、
前記レギュレータに連結されたドレインと前記出力端に連結されたソースと前記第２のスイッチング信号が入力されるゲートとを有する第２のＰ−ＭＯＳトランジスタと
を含む、請求項７に記載のデュアルモードスイッチングレギュレータ。
【請求項９】
前記バイパス経路選択部は、
前記入力端と前記出力端との間のバイパス経路上に形成されて前記バイパス選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオンされ、そうでなければオフされる第３のスイッチング素子を含む、請求項５から８の何れか１項に記載のデュアルモードスイッチングレギュレータ。
【請求項１０】
前記第３のスイッチング素子は、第３のトランスミッションゲートからなり、
前記第３のトランスミッションゲートは、
前記入力端に連結されたドレインと前記出力端に連結されたソースと前記第２のスイッチング信号が入力されるゲートとを有する第３のＮ−ＭＯＳトランジスタと、
前記入力端に連結されたドレインと前記出力端に連結されたソースと前記第１のスイッチング信号が入力されるゲートとを有する第３のＰ−ＭＯＳトランジスタと
を含む、請求項９に記載のデュアルモードスイッチングレギュレータ。
【請求項１１】
入力端からの入力電圧と予め設定された基準電圧とを比較して比較結果信号を出力する比較部と、
前記比較結果信号に応じて予め連結されたレギュレート経路を制御するためのレギュレート選択信号及び予め連結されたバイパス経路を制御するためのバイパス選択信号を生成するスイッチング信号生成部と、
前記レギュレート経路上に含まれ、前記入力電圧を予め設定された電圧に変換するレギュレータと、
前記レギュレート選択信号に応じて、前記入力端と出力端との間の前記レギュレータを含むレギュレート経路をオン／オフスイッチングするレギュレート経路選択部と、
前記バイパス選択信号に応じて前記レギュレータを経由せず前記入力端と前記出力端とを連結するバイパス経路をオン／オフスイッチングするバイパス経路選択部と、を含み、
前記レギュレート経路選択部は、前記入力端と前記レギュレータとの間に連結されて前記レギュレート選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオフされ、そうでなければオンされる第１のスイッチング素子と、前記レギュレータと前記出力端との間に連結されて前記レギュレート選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオフされ、そうでなければオンされる第２のスイッチング素子と、を含み、
前記バイパス経路選択部は、前記入力端と前記出力端との間のバイパス経路上に形成されて前記バイパス選択信号に応じて前記入力電圧が前記基準電圧より低い場合はオンされ、そうでなければオフされる第３のスイッチング素子を含む、デュアルモードスイッチングレギュレータ。
【請求項１２】
前記比較部は、
前記入力電圧が入力される非反転入力端と、前記基準電圧が入力される反転入力端と、前記入力電圧と前記基準電圧とを比較して前記比較結果信号を出力する出力端と、を有する演算増幅器を含む、請求項１１に記載のデュアルモードスイッチングレギュレータ。
【請求項１３】
前記演算増幅器は、
前記入力電圧が前記基準電圧より低い場合は、ローレベルを有する比較結果信号を出力し、
前記入力電圧が前記基準電圧より低くない場合は、ハイレベルを有する比較結果信号を出力する、請求項１２に記載のデュアルモードスイッチングレギュレータ。
【請求項１４】
前記スイッチング信号生成部により生成される前記レギュレート選択信号及び前記バイパス選択信号は、前記比較結果信号のレベルを含む第１のスイッチング信号と、当該第１のスイッチング信号のレベルが反転されたレベルを有する第２のスイッチング信号とを含む、請求項１１に記載のデュアルモードスイッチングレギュレータ。
【請求項１５】
前記スイッチング信号生成部は、
前記比較結果信号のレベルを反転する反転器を含み、
前記第１のスイッチング信号は、前記比較結果信号のレベルを有し、
前記第２のスイッチング信号は、前記比較結果信号のレベルが前記反転器によって反転されたレベルを有する、請求項１４に記載のデュアルモードスイッチングレギュレータ。
【請求項１６】
前記第１のスイッチング素子は、第１のトランスミッションゲートからなり、
前記第１のトランスミッションゲートは、
前記入力端に連結されたドレインと前記レギュレータに連結されたソースと前記第１のスイッチング信号が入力されるゲートとを有する第１のＮ−ＭＯＳトランジスタと、
前記入力端に連結されたドレインと前記レギュレータに連結されたソースと前記第２のスイッチング信号が入力されるゲートとを有する第１のＰ−ＭＯＳトランジスタと
を含む、請求項１５に記載のデュアルモードスイッチングレギュレータ。
【請求項１７】
前記第２のスイッチング素子は、第２のトランスミッションゲートからなり、
前記第２のトランスミッションゲートは、
前記レギュレータに連結されたドレインと前記出力端に連結されたソースと前記第１のスイッチング信号が入力されるゲートとを有する第２のＮ−ＭＯＳトランジスタと、
前記レギュレータに連結されたドレインと前記出力端に連結されたソースと前記第２のスイッチング信号が入力されるゲートとを有する第２のＰ−ＭＯＳトランジスタと
を含む、請求項１６に記載のデュアルモードスイッチングレギュレータ。
【請求項１８】
前記第３のスイッチング素子は、第３のトランスミッションゲートからなり、
前記第３のトランスミッションゲートは、
前記入力端に連結されたドレインと前記出力端に連結されたソースと前記第２のスイッチング信号が入力されるゲートとを有する第３のＮ−ＭＯＳトランジスタと、
前記入力端に連結されたドレインと前記出力端に連結されたソースと前記第１のスイッチング信号が入力されるゲートとを有する第３のＰ−ＭＯＳトランジスタと
を含む、請求項１７に記載のデュアルモードスイッチングレギュレータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−７３６１７（Ｐ２０１３−７３６１７Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２８２１０５（Ｐ２０１１−２８２１０５）
【出願日】平成２３年１２月２２日（２０１１．１２．２２）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年１２月２２日（２０１１．１２．２２）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]