【課題】ＮＭＯＳＮＨ２の保護を行う際、ツェナーダイオードに流れる電流を制限することで電源回路の効率の悪化を防止する電源回路を提供する。
【解決手段】入力電圧および出力電圧を用いて、第１のＮ型ＭＯＳＦＥＴおよび第３のＮ型ＭＯＳＦＥＴのゲート電圧を得るための共用電圧として、前記入力電圧および前記出力電圧より高い昇圧電圧を発生する昇圧電圧発生回路と、前記昇圧電圧に基づいて、第２のＮ型ＭＯＳＦＥＴとともにスイッチング動作する前記第１のＮ型ＭＯＳＦＥＴと、前記第３のＮ型ＭＯＳＦＥＴとをオンさせる制御回路と、前記第３のＮ型ＭＯＳＦＥＴのゲート・ソース間に接続され、前記第３のＮ型ＭＯＳＦＥＴのゲート・ソース間電圧が前記入力電圧の大きさに応じて所定電圧以上となるときに両端に定電圧を発生するツェナーダイオードと、前記ツェナーダイオードに流れる電流を所定値に制限する電流制限回路と、を備えた。 （もっと読む）

【課題】出力電力が所定の値より小さい場合の効率を改善することができる電源回路を提供する。
【解決手段】入力電圧がドレインに印加され、入力電圧より高いゲート電圧でオンする第１のＮ型ＭＯＳＦＥＴと、第１のＮ型ＭＯＳＦＥＴと直列接続されるとともに、ダイオードと並列接続される第２のＮ型ＭＯＳＦＥＴと、第１のＮ型ＭＯＳＦＥＴと並列接続されるスイッチング素子と、第１のＮ型ＭＯＳＦＥＴのゲート電圧を得るための昇圧電圧を発生する昇圧電圧発生回路と、昇圧電圧に基づいて第１のＮ型ＭＯＳＦＥＴを第２のＮ型ＭＯＳＦＥＴとスイッチングすることによって、出力電圧を得る第１のモード、または昇圧電圧に関わらずスイッチング素子をスイッチングするとともに第１のＮ型ＭＯＳＦＥＴと第２のＮ型ＭＯＳＦＥＴをオフすることによって、出力電圧を得る第２のモードを選択的に実行する制御回路と、を備えた。 （もっと読む）

【課題】入力電圧の変化に応じてゲート・ソース間電圧が変化するＮＭＯＳが破壊することを防止することで、使用電圧範囲の広い電源回路を提供する。
【解決手段】入力電圧および出力電圧を用いて、第１のＮ型ＭＯＳＦＥＴおよび第３のＮ型ＭＯＳＦＥＴのゲート電圧を得るための共用電圧として、入力電圧および出力電圧より高い昇圧電圧を発生する昇圧電圧発生回路と、前記昇圧電圧に基づいて、第２のＮ型ＭＯＳＦＥＴとともにスイッチング動作する前記第１のＮ型ＭＯＳＦＥＴと、前記第３のＮ型ＭＯＳＦＥＴとをオンさせる制御回路と、前記第３のＮ型ＭＯＳＦＥＴのゲート・ソース間電圧が前記入力電圧の大きさに応じて所定電圧以上となるときに動作して、前記第３のＮ型ＭＯＳＦＥＴを保護する保護回路と、を備えた。 （もっと読む）

【課題】直流電源のプラスとマイナスとを逆接によって流れる過電流を防止した電源供給装置を提供する。
【解決手段】バッテリＢ−ＬＥＤ２０間に設けられたＭＯＳＦＥＴＱ１及びＤＣ／ＤＣコンバータ１１から構成される直流回路を備えている。ＤＣ／ＤＣコンバータ１１は、ＭＯＳＦＥＴＱ１とＬＥＤ２０との間に設けられるコイルＬ１、順方向がコイルＬ１に向くように、コイルＬ１上流側−グランド間に設けられたダイオードＤ１及びコイルＬ１下流側−グランド間に設けられたコンデンサＣ１を有する。コイルＬ１上流側−グランド間に、ダイオードＤ１と直列に、バッテリＢの逆接続時にオフするＭＯＳＦＥＴＱ２を設ける。 （もっと読む）

【課題】解決しようとする問題点は従来の複数電圧出力タイプＤＣ−ＤＣコンバータは小型化及び低コスト化が困難であった点と、エネルギーの変換効率が悪かった点である。
【解決手段】コイルと該コイルのエネルギー蓄放電を制御するスイッチング素子とを直列接続した電圧可変回路と、該コイルと該スイッチング素子との間に接続され、出力制御用スイッチング素子と出力電圧モニター手段とを有する複数の出力回路と、各出力電圧モニター信号が入力される制御回路とを設け、該制御回路が、１つの制御サイクルで、１つの前記モニター信号に応答して前記蓄放電制御用スイッチング素子と当該出力回路の出力制御用スイッチング素子を制御して当該出力回路の出力電圧を調整すると共に、該制御サイクルを時分割的に複数設けて前記複数の出力回路の出力電圧を時分割的に順次繰り返し制御する。 （もっと読む）

パワーコンバータのアーキテクチャは、フルブリッジコンバータをインターリーブすることで、高電流印加時の熱管理問題を緩和でき、例えば、パーツ数およびコストを削減しながら、出力能力を倍にし得る。例えば、３位相インバータの１位相は、２つの変圧器間で分かち合われる。これら２つの変圧器は、２つの整流手段を有する整流器のような整流器に出力を提供し、４つの高電圧インバータレグよりも、むしろ、３つの高電圧インバータレグを有する２つのフルブリッジＤＣ／ＤＣコンバータを提供する。
（もっと読む）

マイクロプロセッサまたは他のＡＳＩＣのための配電システムである。配電システムは、直列に接続された複数のカスケードバック段であって、複数のカスケードバック段における最後のバック段が、複数のカスケードバック段の第１バック段に印加された入力電圧Ｖ_ｉｎに応じて出力電圧Ｖ_ｏを供給する、カスケードバック段、を含む。負荷サイクル制御が、各バック段の負荷サイクルを制御して出力電圧Ｖ_ｏを維持する。負荷サイクル制御は、入力対出力電圧比率（Ｖ_ｉｎ／Ｖ_ｏ）が、入力対出力電圧比率の閾値Ｒ_Ｔよりも低い場合に、複数のカスケードバック段の第１バック段の負荷サイクルを１に設定する。
（もっと読む）