【課題】回路面積、消費電力を低減するとともに、正しい電圧比較が可能な電圧比較回路を提供する。
【解決手段】抵抗ストリング１０は、直列に接続された複数の抵抗の接続点に設けられた各タップに電圧を発生する。セレクタ１２は、複数のスイッチを含み、ひとつのスイッチがオンした状態において、当該スイッチが接続されるタップの電圧を出力する。コンパレータ１４は、入力電圧Ｖ_ＩＮをセレクタ１２の出力電圧と比較する。メモリ１６＿ｉは、それぞれがしきい値電圧Ｖ_ＴＨｉごとに設けられ、書き込み信号ＷＲＩＴＥｉに応答してコンパレータ１４の出力Ｓ_ＣＭＰを格納して検出信号Ｓｉを生成する。シーケンサ２０は、Ｎ個のメモリ１６＿１〜１６＿Ｎからの検出信号Ｓ１〜ＳＮを受け、セレクタ１２の複数のスイッチを制御するとともに、書き込み信号を生成する。 （もっと読む）

【課題】ＲＦアナログ信号に直流成分が含まれていても正しく二値化する。
【解決手段】光ディスクから読み取ったＲＦアナログ信号をコンパレータ１６でスライスレベルと比較することで二値化する。第１スライサ１０はＲＦアナログ信号のピークレベルとボトムレベルの平均値をスライスレベルとして出力し、第２スライサ１２は信号列の連続したパターンの部分におけるピークレベルとボトムレベルの平均値をスライスレベルとして出力する。切替スイッチ１４でスライスレベルを切り替えて出力する。 （もっと読む）

【課題】リファレンスクロックを要することなく発振信号の周波数範囲を診断できる、回路規模の小さな診断回路等を提供する。
【解決手段】制御信号１０２に応じて周波数が変化する発振信号１６６の周波数範囲を診断する診断回路１０であって、制御信号１０２を受け取り、制御信号１０２に基づく値である比較値と所定の限界値とを比較する比較器を含み、比較器が比較した結果に基づいて診断出力値１００を生成する。所定の限界値として上限値と下限値とを定め、比較値と上限値とを比較する上限比較器と、比較値と下限値とを比較する下限比較器とを含み、上限比較器および下限比較器が比較した結果に基づいて、診断出力値１００を生成する。 （もっと読む）

【課題】各動作モードにおいてレベルシフト回路を用いることなく所望の入力電圧範囲となる多入力差動増幅器を提供する。
【解決手段】差動部１は、バイアス部２と出力部３との間に設けられ、第一入力部１０と第二入力部２０とを有する。第一入力部１０は、ソースがバイアス部２と接続され、ドレインが出力部３と接続された１個のｎ型ＭＯＳＦＥＴ（Ｍ１１）からなる。第二入力部２０は、直列接続される２個のｎ型ＭＯＳＦＥＴ（Ｍ２１）、（Ｍ２２）と、直列接続される２個のｎ型ＭＯＳＦＥＴ（Ｍ２３）、（Ｍ２４）とが２列に並列接続される。また、入力端ＩＮａはＭ１１のゲートに接続され、入力端ＩＮｘはＭ２２とＭ２３のゲートに接続され、入力端ＩＮｙはＭ２１とＭ２４のゲートに接続される。バイアス部２は１つの定電流源２１を有し、出力部３は２つのｐ型ＭＯＳＦＥＴ（Ｑ１、Ｑ２）で構成のカレントミラー回路を有する。 （もっと読む）

【課題】簡易な構成でヒシテリシス特性を付与する。
【解決手段】ヒシテリシス装置１０００は、複数の閾値に対応するオフセット電圧を入力信号Ｖｉｎに付加した調整信号Ｖｘを出力する入力信号調整部３００と、調整信号Ｖｘに基づいて２値化した第１信号１０ａを出力するコンパレータ１０と、入力信号調整部３００を制御して複数の閾値ごとにオフセット電圧を切り替えるとともに、オフセット電圧の切り換えごとに第１信号１０ａを取得し、複数の閾値に対応する第１信号１０ａと前回の出力信号ＤＥＴとに基づいて今回の出力信号ＤＥＴを生成する判定部２００とを備える。 （もっと読む）

【課題】差動信号の同相成分を有効に抑制する。
【解決手段】信号処理回路３０の入力端子３２１および入力端子３２２には差動信号ＳINが供給される。差動増幅器４２は、非反転入力端子ＰIN1と反転入力端子ＰIN2と反転出力端子ＰOUT1と非反転出力端子ＰOUT2とを有する。差動増幅器４２には抵抗Ｒ1〜Ｒ4が接続される。制御回路４６は、抵抗Ｒ1と抵抗Ｒ2との抵抗比Ｒ2/Ｒ1が抵抗Ｒ3と抵抗Ｒ4との抵抗比Ｒ4/Ｒ3に近づくように、抵抗Ｒ1〜Ｒ4の少なくともひとつの抵抗値を、反転出力端子ＰOUT1および非反転出力端子ＰOUT2の少なくとも一方の電位に応じて制御する。同相設定部４４は、制御回路４６の動作時に入力端子３２１と入力端子３２２とを同電位に設定する。 （もっと読む）

【課題】増幅回路の動作に必要な電流値を増加させることなく、ヒステリシスを用いて耐ノイズ特性を向上させることができる信号レベル検出回路を提供すること。
【解決手段】増幅回路６ａの電圧利得は、増幅回路６ｂの電圧利得より大きく、切替装置６ｃは、ピークホールド回路７ａに増幅回路６ａの出力信号が入力している場合に比較回路９からアラーム信号を受信すると、ピークホールド回路７ａに出力する信号を増幅回路６ａの出力信号から増幅回路６ｂの出力信号に切り替え、ピークホールド回路７ａに増幅回路６ｂの出力信号が入力している場合に比較回路９からアラーム信号を受信すると、ピークホールド回路７ａに出力する信号を増幅回路６ｂの出力信号から増幅回路６ａの出力信号に切り替える。 （もっと読む）

【課題】向上されたループ安定度とより早いロッキング率を有する適応的位相同期ループを含む半導体装置を公開する。
【解決手段】本発明の実施形態では、ループの安定度のために第２電荷ポンプを用いない方法として具現されていて、結果的に、本発明の位相同期ループはより小さいチップダイ（ｃｈｉｐ ｄｉｅ）面積を占める。本発明の他の実施形態では、複数の電荷ポンプが用いられて、従来技術に比べてより向上されたロッキング（ｌｏｃｋｉｎｇ）応答時間を得ることができる。 （もっと読む）

【課題】入力信号の振幅が当初の想定よりも小さい場合や入力信号の振幅変動が生じた場合でも、適正な出力信号を得ることができるヒステリシスコンパレータを提供する。
【解決手段】電圧レベルが連続的に変化する入力信号を互いに異なる電圧レベルを有する２つの閾値電圧に基づいて２値化判定し、この判定結果に応じた出力信号を生成するヒステリシスコンパレータであり、入力信号のトップピークを検出し、トップピークに応じたトップピーク検出電圧を生成するトップピーク検出部と、入力信号のボトムピークを検出し、ボトムピークに応じたボトムピーク検出電圧を生成するボトムピーク検出部と、トップピーク検出電圧の電圧レベルとボトムピーク検出電圧の電圧レベルの範囲内で第１および第２の閾値電圧を生成する閾値電圧生成部と、第１および第２の閾値電圧と入力信号の電圧レベルを比較して入力信号を２値化判定し、この判定結果に応じた出力信号を生成する電圧比較部と、を含む。 （もっと読む）

【課題】不正または異常動作による電子スイッチの誤動作を抑制できるようにする。
【解決手段】異常信号受信回路32は、被検出体検出装置の異常、または、正常動作不能状態の有無を示す異常検知信号をセンサ2より受信し、判定回路31は、異常検知信号により電子スイッチ1の異常、または、正常動作不能状態が検知されているか否かを判定し、電子スイッチ1の異常、または、正常動作不能状態が検知されていると判定した場合、電子スイッチ1からの被検出体の有無を示す検出信号を直前の状態に維持する判定信号を出力するか、または、被検出体が検出されていないことを示す判定信号にして出力し、出力回路33は、判定信号に基づいて、遊技球の有無の状態を示す状態信号を出力する。 （もっと読む）

【課題】従来の電流電圧変換回路は、電源投入直後の初期状態に誤出力が発生する場合があった。
【解決手段】電流電圧変換回路は、入力電流に基づいて第１の電圧を生成する第１の電圧生成部と、第１の電圧生成部の入力電位と前記第１の電圧の昇圧側に所定の電圧差を有する第１の基準電圧を出力する基準電圧生成部と、前記第１の電圧と第１の電圧の降圧側に所定の電圧差を有し、前記第１の電圧の変動に対して遅延を有して変動する第２の電圧を生成する第２の電圧生成部と、前記第１の基準電圧と前記第２の電圧との大小関係に基づいて、いずれか一方を選択して第２の基準電圧を出力する第１の比較部と、前記第２の基準電圧と前記第１の電圧を比較する第２の比較部とを有する。 （もっと読む）

【課題】高速変換に適したフラッシュ型ＡＤコンバータに使用することができるダイナミック・コンパレータを提供する。
【解決手段】ダイナミック・コンパレータは静止電流が全く流れず、低消費電力動作に最適な回路構成である。リニア領域で動作するＮチャネル・トランジスタ１、２、３、４は抵抗値の大きさに応じたラッチ動作を行なうが、ラッチの時定数を微調整可能であるので、遅延時間のばらつき、素子（閾値電圧）のばらつきによるオフセットの影響によって劣化するビット・エラー・レートを改善することができる。 （もっと読む）

【課題】信号一致検出回路および該回路で実施する方法。
【解決手段】信号一致検出回路は、第１差動トランジスタ対と、第１差動トランジスタ対と結合する第２差動トランジスタ対と、第２差動トランジスタ対と並列に第１差動トランジスタ対と結合する第３差動トランジスタ対とを含む。回路はまた、第１、第２および第３差動トランジスタ対と結合する第１入力信号端子を含み、この端子は、第１、第２および第３差動トランジスタ対へ送られる第１入力信号を受け取る。回路は更に、第１、第２および第３差動トランジスタ対と結合する第２入力信号端子を含み、この端子は、第１、第２および第３差動トランジスタ対へ送られる第２入力信号を受け取る。回路は更に、第１差動トランジスタ対と結合する電流源を含み、動作時に第２および第３差動トランジスタ対の複数の電流が組み合わされ、組み合わされた電流が、第１入力信号と第２入力信号とが一致するか否かを示す。 （もっと読む）

【課題】高速動作が可能で単純な構成の電圧差比較回路を低コストに提供する。
【解決手段】同一構成の各変換器１１，１２は、２つの入力信号の電圧差を電流値に変換し、その電流値を出力電流として出力する。変換器１１は入力信号IN1，IN2の電圧差（IN1−IN2）を電流値に変換する。変換器１２は基準電圧VREF1，VREF2の電圧差（VREF1−VREF2）を電流値に変換する。電流比較器１３は、変換器１１の出力電流が変換器１２の出力電流よりも大きい場合（すなわち、電圧差（IN1−IN2）が電圧差（VREF1−VREF2）よりも高い場合）には出力信号OUTをハイレベルにし、変換器１１の出力電流が変換器１２の出力電流よりも小さい場合（すなわち、電圧差（IN1−IN2）が電圧差（VREF1−VREF2）よりも低い場合）には出力信号OUTをローレベルにする。 （もっと読む）

【課題】入力電圧の比較可能レベルを広げ、かつ比較レベルによる判定時間の変動、入力からみた出力に対する比較精度の変動を抑えられるコンパレータ回路の提供。
【解決手段】第１差動増幅回路１１は、入力電圧Ｖin＋、Ｖin−の差に応じた電流を出力する。ソースフォロワ回路１８は、入力電圧Ｖin＋、Ｖin−を電圧ＳＶ＋、ＳＶ−にレベルシフトする。第２差動増幅回路１２は、その電圧ＳＶ＋、ＳＶ−の差に応じた電流を出力する。受け渡し回路１６は、入力電圧Ｖin＋、Ｖin−の動作コモン電位レベルに応じて第１差動増幅回路１と第２差動増幅回路２の動作を切り替える。電流電圧変換回路１５は、第１差動増幅回路１１の出力電流と第２差動増幅回路１２の出力電流とを加算し、その加算に応じた出力電圧Ｖout を出力する。 （もっと読む）

【課題】 高速信号に対応し、精度良く差動信号の検出が可能であり、回路のレイアウト面積を縮小し、消費電力を低減することができる。
【解決手段】 本発明による信号検出回路は、２個ある信号検出用のコンパレータ（ＣＯＭＰ１０、ＣＯＭＰ２１）の双方に対し、直流基準電圧（Ｖｒｅｆ）に接続された第３のコンパレータ（ＣＯＭＰ２２）を接続してコモンモード電位（ＶＲ１、ＶＲ２）を設定し、信号検出用のコンパレータ（ＣＯＭＰ１０、ＣＯＭＰ２１）から出力される差動信号（ＣＭＰ９Ｅｏｕｔ、ＣＭＰ１０Ｅｏｕｔ）の差動排他的論理和を出力し、設定したレベル以上の差動入力信号（Ｓｉｎ）を検出する。 （もっと読む）

【課題】 回路構成が簡単で、消費電流の少ないＡ／Ｄ変換回路を提供する。
【解決手段】 変換対象のアナログ入力信号ＡＩが共通に与えられ、それぞれ異なる論理閾値電圧を有する複数のインバータ１０_ｉ（但し、ｉ＝１〜２^ｎ−１）を設け、これらのインバータ１０_ｉから出力される信号Ｓ１０_ｉをデコーダ２０でデコードして、ｎビットのディジタル出力信号ＤＯを得る。各インバータ１０_ｉは、ＰＭＯＳ１１_ｉとＮＭＯＳ１２_ｉを組み合わせたＣＭＯＳインバータで、これらのＰＭＯＳ１１_ｉとＮＭＯＳ１２_ｉゲート幅の比を変えることによって、それぞれ異なる論理閾値電圧を持たせるように構成する。 （もっと読む）