【課題】ＰＤの数を減らし、光遅延分岐回路を必要としない電気遅延型ＯＣＴＡを提供すること。
【解決手段】伝送線路１０に入力パラレル電気信号が入力されたスイッチ２０−１〜２０−Ｎが並列に取り付けられている。スイッチ２０−１〜２０−Ｎは、ノーマリオフ状態に設定されており、光電変換器３０から出力され分岐した電気信号によってＯＮされると伝送線路１０に出力シリアル電気信号を構成する電気パルスを生成する。光電変換器３０は光パルス又は光ラベルトリガーが照射されると電気信号を出力し、分岐回路４０−１〜４０〜Ｎ、遅延回路５０−１〜５０−（Ｎ−１）を介して各スイッチ２０−１〜２０−Ｎに入力する。遅延回路５０−１〜５０−（Ｎ−１）は分岐回路４０−１〜４０〜Ｎの間に設置されており、出力シリアル電気信号のビット間隔τに相当する時間差でスイッチ２０−１〜２０−Ｎに電気信号が到達するように調整されている。 （もっと読む）

【課題】線形位相比較器を用いながら、チャージポンプやＶＣＯ等のアナログ回路を不要とすることができ、回路面積を抑えたＣＤＲ回路を提供する。
【解決手段】位相比較器９０２は、データエッジ検出回路１１１〜１１４により伝送データのエッジを検出し、データエッジマスク回路１１５〜１１８、サンプリング回路１１９〜１２２、低域通過型フィルタ１２３〜１２６、及びアナログ・デジタル変換回路１２７〜１３０により、伝送データのエッジを検出したときの再生クロックの電圧を検出し、検出した電圧に基づいて再生クロックの位相調整を行う。 （もっと読む）

【課題】本発明は単一半導体装置を構成する複数個のチップでヒューズ信号を伝送できる半導体装置を提供する。
【解決手段】半導体装置は伝送制御信号生成部と、ヒューズ信号伝送部と、受信制御信号の生成部と、ヒューズ信号の受信部を備える。前記伝送制御信号生成部は、クロック信号を受信して複数個の分周クロック信号を生成し、前記複数個の分周クロックから伝送制御信号を生成する。前記ヒューズ信号の伝送部は前記伝送制御信号に同期してヒューズ信号を伝送する。前記受信制御信号生成部は前記クロック信号を受信して前記複数個の分周クロック信号を生成し、前記複数個の分周クロックから受信制御信号を生成する。前記ヒューズ信号受信部は前記受信制御信号に同期して前記ヒューズ信号を受信する。 （もっと読む）

【課題】簡易な構成でヒシテリシス特性を付与する。
【解決手段】ヒシテリシス装置１０００は、複数の閾値に対応するオフセット電圧を入力信号Ｖｉｎに付加した調整信号Ｖｘを出力する入力信号調整部３００と、調整信号Ｖｘに基づいて２値化した第１信号１０ａを出力するコンパレータ１０と、入力信号調整部３００を制御して複数の閾値ごとにオフセット電圧を切り替えるとともに、オフセット電圧の切り換えごとに第１信号１０ａを取得し、複数の閾値に対応する第１信号１０ａと前回の出力信号ＤＥＴとに基づいて今回の出力信号ＤＥＴを生成する判定部２００とを備える。 （もっと読む）

【課題】回路規模が増大する問題があった。
【解決手段】複数の回路ブロックと、入力するクロック信号を遅延制御信号に基づいて遅延したクロック信号を対応する前記複数の回路ブロックに供給する複数のクロック遅延回路と、前記複数の回路ブロックの遅延試験を行う制御回路と、前記遅延試験の結果に応じて、前記複数の回路ブロックのうち遅延処理が必要な回路ブロックの情報を記憶する救済グループ記憶回路と、前記遅延試験の結果に応じて、前記複数の回路ブロックのうち遅延処理が必要な回路ブロックの遅延値情報を記憶する、所定数の遅延設定回路と、前記救済グループ記憶回路が記憶した回路ブロックの情報に対応したクロック遅延回路に対し、前記遅延設定回路が記憶した遅延値情報に応じた前記遅延制御信号を割り当てる遅延設定割当制御回路と、を有する半導体集積回路のクロック信号調整回路。 （もっと読む）

【課題】ピーク電力の抑制が可能なクロック発生回路を提供すること。
【解決手段】基準クロック１１のエッジをカウントし所定のクロックサイクル数毎にタイミング信号を生成するカウンタ回路５と、所定のクロックサイクル数と等しいビット数を有するビットマップ情報１４ａを記憶するビットマップ回路４ａと、基準クロック１１からビットマップ情報１４ａが示す組み合わせでパルスを間引きして間欠するパルス列である間欠クロック１２ａを生成しタイミング信号に応じて出力する間欠クロック生成回路２ａと、所定のクロックサイクル数と等しいビット数を有するビットマップ情報１４ｂを記憶するビットマップ回路４ｂと、基準クロック１１からビットマップ情報１４ｂが示す組み合わせでパルスを間引きして間欠するパルス列である間欠クロック１２ｂを生成しタイミング信号に応じて出力する間欠クロック生成回路２ｂと、を有する。 （もっと読む）

【課題】ヒステリシス幅を設定できる比較回路、集積回路装置及び電子機器等を提供すること。
【解決手段】比較回路は、第１の入力端子に入力信号ＳＩＮが入力され、第２の入力端子に比較用の基準電圧ＶＲが入力されるコンパレーター１０と、コンパレーター１０の出力信号ＳＱをモニターする制御部２０と、制御部２０からのしきい値電圧制御信号ＳＶＴが入力される電圧生成回路３０とを含み、電圧生成回路３０は、コンパレーター１０の出力信号ＳＱの電圧レベルが第１のレベルである場合には、基準電圧ＶＲとして、ヒステリシス幅を規定する高電位側しきい値電圧又は低電位側しきい値電圧のいずれか一方である第１のしきい値電圧を出力し、出力信号ＳＱの電圧レベルが第２のレベルである場合には、基準電圧ＶＲとして、高電位側しきい値電圧又は低電位側しきい値電圧の他方である第２のしきい値電圧を出力する。 （もっと読む）

【課題】回路規模を大幅に縮小することが可能なヒステリシスコンパレータを提供する。
【解決手段】強誘電体キャパシタＣｓと、入力電圧Ｖｉｎが入力され、強誘電体キャパシタＣｓに出力する入力端子Ｔ１と、強誘電体キャパシタＣｓに直列接続されたリファレンスキャパシタＣｏと、強誘電体キャパシタＣｓとリファレンスキャパシタＣｏとの接続点に制御端子Ｔｇが接続され、出力電圧Ｖｏｕｔを出力するスイッチング回路ＳＷ１とを備えている。 （もっと読む）

【課題】１ビットオーディオ信号のピーク値を求めることを、低演算量かつ高精度で実現可能な装置を提供すること。
【解決手段】１ビットストリームが供給されるとディレイバッファ３０に順次データが書き込み記憶される。そして、ピーク位置検出部１０が、ディレイバッファ３０に記憶されたピーク値のアドレスである最大ピークアドレスを検出しこれをデータ読み出し部２０に送る。データ読み出し部２０は、送られてきた検出された最大ピークアドレスに応じてディレイバッファ３０の対応するデータを読み出す。そして、ＬＰＦ４０は、この読み出されたデータの低域を通過させ、最後にＡＢＳ部５０が信号を絶対値化してマルチビットピーク値を出力する。 （もっと読む）

【課題】閾値ばらつきが大きなトランジスタを用いても正確に比較動作ができる半導体装置およびこれを備えた電子機器を提供する。
【解決手段】トランジスタ１０４，１０５を用いて入力信号ＶＩＮ１，ＶＩＮ２を比較する。昇圧回路１００は、トランジスタ１０４の第１入出力端子に接続された第１入力端子ＣＩＮ１と、トランジスタ１０５の第１入出力端子に接続された第２入力端子ＣＩＮ２と、トランジスタ１０４のゲート端子に接続された第１出力端子ＣＯＵＴ１と、トランジスタ１０５のゲート端子に接続された第２出力端子ＣＯＵＴ２に接続とを有して、トランジスタ１０５のゲート端子の電圧を昇圧または降圧する。 （もっと読む）

【課題】検出閾値電圧を任意の値に設定でき、出力に含まれるオフセット信号成分の影響を低減し、高精度な検出を行う信号検出回路を提供する。
【解決手段】増幅器２と、増幅器２に第１の期間と第２の期間とで極性が逆になるように切り替えて信号を与えるスイッチ部１と、端子２ａと接続されたキャパシタ３と、端子２ｂと接続されたキャパシタ４と、キャパシタ４に接続されたスイッチＳ１と、キャパシタ３及びスイッチＳ１と接続された比較器５と、出力端子５ｃと反転入力端子５ｂとの間に接続されたスイッチＳ３と、端子４ｂと接続されたスイッチＳ２と、非反転入力端子５ａに接続されたスイッチＳ４と、スイッチＳ２とスイッチＳ４との間に接続された閾値電圧源Ｖｒｅｆと、を備え、第１の期間はスイッチＳ１がオフ、スイッチＳ２〜Ｓ４がオンし、第２の期間はスイッチＳ１がオン、スイッチＳ２〜Ｓ４がオフする。 （もっと読む）

【課題】 商用電源等の交流電源から供給される交流電力の周波数検出を、コストアップを最小に抑えまた簡易な構成で実現出来る電源装置を提供する。
【解決手段】 交流電力を整流する整流回路２と、前記交流電力の周波数を検出する周波数検出装置４、５、６、８と、前記整流回路から供給される直流電力により動作し、所要の電力を負荷に供給する電源回路３、７とを備えた電源装置において、前記電源回路は、前記交流電力投入時に当該電源回路を起動させるために必要となる電圧を発生させる起動抵抗４を有し、該起動抵抗は前記整流回路２の入力側に接続されており、前記周波数検出装置は、前記抵抗に直列に接続した発光素子５と、該発光素子近傍に配置した光電変換素子６と、該光電変換素子の出力により動作するパルスカウント手段８とを有する構成として、前記課題を解決する。 （もっと読む）

【課題】集積回路のチップを保護するためのチップ保護装置及びその方法を提供する。
【解決手段】 チップ内に配置された保護装置は、パスワードを復号して復号信号を出力するための復号回路と、この復号回路に結合され、復号信号によって使用可能化信号を出力するための安全回路とを備えている。この集積回路は、上記使用可能化信号によってチップの所望の機能を使用可能にする。こうして、本保護装置は、チップが複製されることを防止することができる。 （もっと読む）