【課題】発振周波数変動の許容範囲を任意に設定可能にする。
【解決手段】半導体装置（２１）は、トリミングレジスタ（１１）に保持されたトリミング値によって発振周波数が変更される発振器（１２）と、発振周波数を補正可能な補正回路（２０）とを含む。上記補正回路は、上限値を設定可能な上限値レジスタ（６）と、下限値を設定可能な下限値レジスタ（７）と、発振周波数を分周するための分周回路（１３）と、分周回路の出力をカウントするカウンタ（３）とを含む。さらに上記補正回路は、カウンタの出力を保持可能なバッファレジスタ（４）と、バッファレジスタの保持値が、上限値と下限値との間に入っているか否かを判別する比較器（５）と、その判別結果に基づいてトリミング値を補正するトリミング値補正制御回路（８）とを含む。ユーザは、上限値と下限値とによって、発振周波数変動の許容範囲を任意に設定することができる。 （もっと読む）

【課題】発振周波数のトリミングを行うクロック発振回路であって、ＣＲ発振回路の特性に起因する発振周波数のばらつきを低減することが可能なクロック発振回路を提供する。
【解決手段】クロック発振回路は、周波数調整コードに応じた発振周波数のクロック信号を生成する発振部１０１と、発振部１０１の発振周波数をカウントするＯＳＣクロックカウンタ１０２と、外部接続された水晶発振器の発振周波数をカウントする基準クロックカウンタ１０３と、両発振周波数の比較を行う比較回路１０４とを備える。また、周波数調整コードの自動探索を行う探索回路１０５を備える。探索回路１０５は、周波数調整動作時において、発振部１０１に対する周波数調整コードの設定と、比較回路１０４による比較結果に応じた周波数調整コードの更新とを繰り返し行うことにより、周波数調整コードの自動探索を行う。 （もっと読む）

【課題】同期信号の検出が困難なときにも正確な発振周波数のクロック信号を生成できるようにした発振周波数補正装置を提供する。
【解決手段】電源投入時の劣化検出タイミングにおいて、定電流源２３から抵抗器２２に通電して得られたＡ／Ｄ変換器６のＡＤ変換値（抵抗器２２の端子電圧Ｖ_Ｒ）に基づいて、ＣＰＵ２が逓倍数設定値ＦＭＵＬＲを補正する。この場合、定電流源２０を用いることなく定電流源２３が作動して抵抗器２２に通電する。ＣＰＵ２は、抵抗器２２の端子電圧を測定することでＣＲ発振器１４内の抵抗器Ｒ１の抵抗値の経年変化を反映し、この変化に基づいてＣＲ発振回路８のクロック信号ＣＬＫの逓倍数設定値ＦＭＵＬＲを補正する。 （もっと読む）

【課題】 ＲＣ発振器によりクロック信号を生成するシステムにおいて、クロック信号の周波数を大きく変動させずに補正して規定の範囲に保つことのできる電子機器およびクロック補正方法を提供することにある。
【解決手段】 ＲＣ発振器の抵抗または容量の設定を切り替えてクロック信号の周波数を複数段階に変更可能な周波数変更手段と、この複数段階の変更量を表わしたトリミングテーブルを記憶する記憶手段と、周波数変更手段の設定を切り替えてクロック信号の周波数を補正するクロック補正制御手段とを備えた電子機器およびそのクロック補正方法である。そして、クロック補正制御手段は、トリミングテーブルのデータに基づき、クロック信号の周波数を補正前の周波数から規定の周波数へ次第に近づいていくように周波数変更手段の設定を切り替えて（Ｓ７，Ｓ８）、クロック信号の周波数を補正する。 （もっと読む）

【課題】ＣＭＯＳトランジスタによって構成されたＶＣＯを備えた半導体装置において、発振信号の発振振幅のばらつきの抑制および低消費電力化を実現する。
【解決手段】ＶＣＯ３０は、ＣＭＯＳトランジスタによって構成されたＬＣタンクＶＣＯと、ＶＣＯの発振周波数帯域から一の発振周波数を選択するための周波数選択信号を生成する自動周波数選択回路４２と、ＶＣＯの制御電圧を生成するＰＬＬ３２と、周波数選択信号に基づいて差動型のＭＯＳトランジスタのゲートに供給するバイアス電圧を調整するバイアス回路５０とを備える。 （もっと読む）

【課題】電子製品の発振周波数を正確に補正するために用いる発振周波数補正方法を提供する。
【解決手段】発振周波数補正方法は、発振周波数に対応するクロック信号を生成するアジャスタブル周波数生成ユニットを有する電子製品の発振周波数を補正するために用いる。発振周波数補正方法は、標準周波数報時局から発信された時間電波信号を受信する上、前記時間電波信号を対応する複数のパルス信号に変換するステップＳ１と、前記複数のパルス信号及び前記クロック信号を演算し、対応する制御信号を生成するステップＳ２と、前記制御信号を利用することにより、前記アジャスタブル周波数生成ユニットが生成する前記クロック信号を調整し、対応する前記発振周波数を補正するステップＳ３と、を含む。 （もっと読む）

【課題】多様な信号形式のＤＵＴからのデータを取り込み可能なデータラッチ回路を提供する。
【解決手段】データ入力端子ＩＮは、シリアル形式のデータ信号Ｄ_ＩＮが入力される。ｎ個（ｎは２以上の整数）のクロック入力端子ＣＬＫ１〜ＣＬＫｎは、それぞれにクロック信号ＣＬＫ１〜ＣＬＫｎが入力される。ある入力フリップフロップＦＦ_ｉは、データ信号Ｄ_ＩＮを対応するクロック信号ＣＬＫ_ｉに応じたタイミングでラッチする。シリアルパラレル変換器ＳＰ_ｉは、シリアル形式のデータ信号Ｄ_ＩＮを対応するクロック信号ＣＬＫ_ｉを用いてパラレル形式の中間データ信号Ｄ_ＩＮＴｉに変換する。データセレクタＭＵＸ１は、ｎ個の中間データ信号Ｄ_{ＩＮＴ１〜ｎ}のうち選択信号ＳＥＬに応じたひとつを選択する。 （もっと読む）

【課題】複数の無線通信チャンネルについて、ＰＬＬ回路全体の動作特性に基づいて電圧制御発振器の精密なキャリブレーションを行う。
【解決手段】半導体集積回路は、高周波信号を生成する電圧制御発振器を含むＰＬＬ回路と、電圧制御発振器のトランジスタに選択的に負荷される複数のキャパシタと、複数の無線通信チャンネルについて電圧制御発振器の発振周波数を補正するためのキャパシタに関する情報を格納する格納部と、キャリブレーションモードにおいて、複数の無線通信チャンネルについてＰＬＬ回路のループ特性を測定することにより補正用キャパシタに関する情報を格納部に格納し、通常動作モードにおいて、選択された無線通信チャンネルに従って、格納部に格納されている情報を読み出すことにより補正用キャパシタを決定するキャリブレーション回路とを具備する。 （もっと読む）

【構成】基準パルスは、ＨＤＭＩトランスミッタ３６のクロック生成動作のために参照される。ＣＰＵ２８は、ＨＤＭＩトランスミッタ３６のクロック作成動作をリセットし、基準パルスのレベルをＯＳ用タイマＴＭ１のオーバフローに応答してＬレベルに変更するとともに、フリーランタイマＴＭ２の値を“ＣＡＬ＿ＳＴＡＲＴ＿ＴＩＭＥ”として検出するとともに、ＨＤＭＩトランスミッタ３６のクロック作成動作をリセットする。ＣＰＵ２８はさらに、その後のＯＳ用タイマＴＭ１のオーバフローに応答して基準パルスのレベルをＨレベルに変更し、これに関連してフリーランタイマＴＭ２の値を“ＣＡＬ＿ＳＴＯＰ＿ＴＩＭＥ”として検出する。“ＣＡＬ＿ＳＴＯＰ＿ＴＩＭＥ”と“ＣＡＬ＿ＳＴＡＲＴ＿ＴＩＭＥ”との差分を表す“ΔＴＭ”が既定範囲から外れると、ＣＰＵ２８は、上述の処理を再起動する。
【効果】クロック周波数の精度を確保することができる。 （もっと読む）

【課題】小さな回路規模により発光素子の輝度を緩やかに変化させることを可能にする。
【解決手段】デューティ比制御回路は、デューティ比を変更することが可能なパルス信号の変更前のデューティ比である第1のデューティ比と、該パルス信号の変更後のデューティ比である第２のデューティ比とを保持する保持手段と、所定のパルス周期で前記パルス信号を生成するパルス生成回路と、前記パルス生成回路が生成する前記パルス信号のデューティ比を制御することにより、前記パルス生成回路の状態を、前記保持手段により保持された前記第１のデューティ比のパルス信号を生成する状態から、デューティ比の異なるパルス信号を生成する時間の比率を段階的に変化させる状態を経て、前記保持手段により保持された前記第２のデューティ比のパルス信号を生成する状態へ移行させるデューティ比制御手段と、を有する。 （もっと読む）

【課題】 本発明は、発振器が搭載される電子機器に応じた立ち上がり時間を有する出力信号を生成することができ、従って出力信号を高精度に生成することができる発振器を提供することを目的とする。
【解決手段】 発振部２００から出力される中間出力信号に対して、それぞれ異なる波形整形を行う複数の波形整形回路５００Ａ〜５００Ｃを有する波形整形部３００と、複数の波形整形回路５００Ａ〜５００Ｃの中から選択された波形整形回路５００に対応するデータを記憶する記憶部４００と、記憶部４００に記憶されているデータに基づいて、波形整形部３００が有する複数の波形整形回路５００Ａ〜５００Ｃの中から選択された波形整形回路５００によって、中間出力信号に対して波形整形を行わせる制御部４５０とを備える。 （もっと読む）

【課題】ＰＶＴに依存せずに安定した周波数を出力する。
【解決手段】出力する第１の出力信号Ｖｆ１の周波数を第１の制御電圧ＶＣ１で制御する第１の電圧制御発振器１１と、第１の出力信号Ｖｆ１及び基準信号ＣＬＫに基づき第１の出力信号Ｖｆ１の周波数を一定に維持する第１の制御電圧ＶＣ１を生成する制御電圧生成部１３と、を含む位相同期回路１０と、出力する第２の出力信号Ｖｆ２の周波数を第２の制御電圧ＶＣ２で制御する第２の電圧制御発振器２０と、第１の制御電圧ＶＣ１に基づき第２の出力信号Ｖｆ２の周波数を一定に維持する第２の制御電圧ＶＣ２を生成する制御電圧変換部３０と、を含むパルス発生回路１。 （もっと読む）

【課題】ＣＲ発振回路に温度変化や経年変化が生じても正確な周波数を持つクロック信号を生成する。
【解決手段】ＣＲ発振器１２の温度を示すＡ／Ｄ変換値とＣＲ発振回路８の逓倍数を決める逓倍数設定値ＦＭＵＬＲとを対応付けてＥＥＰＲＯＭ３に記憶し、Ａ／Ｄ変換値（検出温度Ｔ）に応じた逓倍数設定値ＦＭＵＬＲを読み出してＣＲ発振回路８のレジスタに設定する。通信回路７が同期信号を受信するごとにクロック信号ＣＬＫを計数して１ビット長を計測し、その計数値ＸＡと正規の１ビット時間に対する基準周期に基づく基準計数値ＸＢとに基づいて逓倍数設定値ＦＭＵＬＲを補正し、補正後の逓倍数設定値ＦＭＵＬＲを検出温度Ｔに対応させてＥＥＰＲＯＭ３に書き込む。 （もっと読む）

【課題】簡単に発振信号の周期のばらつきを防止することができる発振装置、その調整方法及びメモリ装置を提供することを課題とする。
【解決手段】イネーブル信号に応じて発振信号を生成する発振器（１０５）と、前記発振信号の発振数をカウントし、第１の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウンタ（１０６）と、前記カウントされた発振数及びリファレンス数を比較する比較器（１０７）とを有することを特徴とする発振装置が提供される。 （もっと読む）

【課題】発振周波数変更機能を備えた発振器において、不揮発性メモリからデータを読み出す際に発振周波数が変更されることなく安定的に読み出すことができる。
【解決手段】ＬＳＩの外部に設けられた不揮発性メモリ１５に、発振回路１３から発振されるクロック信号の周波数を変更するための周波数設定値が記憶されており、その周波数設定値が、発振回路１３から発振される初期設定された周波数のクロック信号によって読み出されると、ダミーレジスタ１１に格納される。不揮発性メモリ１５からデータが全て読み出されてロード動作完了信号が出力されると、ダミーレジスタ１１から記憶レジスタ１２へ周波数設定値が格納され、発振回路１３の発振周波数が周波数設定値とされる。 （もっと読む）

【課題】製造条件によるデバイス特性のバラツキや使用温度、電源電圧などの使用環境によるデバイス特性のバラツキがある場合でも、未然にＶＣＯ６の発振停止を防止すると共に、安定的に起動を行うことができるＰＬＬ回路を備えた半導体集積回路を提供する。
【解決手段】ＰＬＬ回路２の過渡応答時間とデバイス及び使用環境に応じたチャージポンプ４の電流値を、事前にメモリ１０に保存しておき、マイコン９からの制御信号ＩＣＰｃｔｌに基き、チャージポンプ４は、ＰＬＬ回路２起動時から発振安定時までの過渡応答期間中は、電流値をメモリ１０の設定情報に従って低減させる。 （もっと読む）

【課題】第１の制御クロックに基づいて第１の制御を行う第１の制御部と、第２の制御クロックに基づいて第２の制御を行う第２の制御部とを有する半導体装置に関し、チップサイズの小型化が可能な半導体装置を提供することを目的とする。
【解決手段】本発明は、第１の制御クロックに基づいて第１の制御を行う第１の制御部と、第２の制御クロックに基づいて第２の制御を行う第２の制御部とを有する半導体装置であって、第１のクロックを生成する第１のクロック生成部と、第２のクロックを生成する第２のクロック生成部と、第１のクロック又は前記第２のクロックのいずれかを選択し、出力する選択部と、クロック選択部で選択されたクロックから第１の制御クロックを生成し、第１の制御部に供給するとともに、クロック選択部で選択されたクロックから第２の制御クロックを生成し、第２の制御部に供給する制御クロック生成部とを有することを特徴とする。 （もっと読む）

【課題】マイクロプロセッサ或いはオンチップ・システムなどの集積回路装置において受験信号のデューティー・サイクルを測定するメカニズムを提供する。
【解決手段】該メカニズムは、該デューティー・サイクルに比例する、ありふれた研究室装置或いは製造装置を用いて測定され得る周波数を生成する。該メカニズムは、必要な面積が非常に僅かで、使用されていないときには給電を止めることのできる標準的な相補型金属酸化膜半導体プロセスで簡単な回路を用いて具体化され得る。該メカニズムは、例えば、ロー・パス・フィルタと、校正基準電圧信号を供給するための分周器と、ＶＦ変換器と、周波数信号出力を、該信号の周波数が所定範囲内にあるように割るための分周器と、出力ドライバと出力パッドとを含み得る。該周波数出力信号から、オフチップ装置を用いて受験信号のデューティー・サイクルを計算することができる。 （もっと読む）

【課題】 状況に応じて直ちにパルス幅を変えることができるワンショットパルス発生回路を提供する。
【解決手段】 レジスタ２５にパルス信号ＯＵＴの立ち上がりのタイミングを設定し、レジスタ２１，２２には、このパルス信号ＯＵＴのそれぞれ異なる立ち下がりのタイミングを設定する。更に、レジスタ２３には、レジスタ２１，２２のいずれを選択するかの選択信号を設定する。これにより、例えば、エンジン制御部４０等の外部から与えられる状況が急変したときに、レジスタ２３の選択信号を変更することで、出力部のレジスタ２９〜３１から出力されるパルス信号ＯＵＴのパルス幅を直ちに変えることができる。 （もっと読む）

本発明は、第１クロック信号（ＳＦｏ）を使用して、受信信号（ＲＳ）内の基準イベント（ＥＶＴ１）の特性を測定する段階と、前記第１クロック信号を使用して、受信信号（ＲＳ）内の第２イベント（ＥＶＴ２、Ｄ０）の特性の変動を判定する段階と、前記第２イベントの特性の変動によって、前記測定値（ＮＥＶＴ１、ＮＦＣ）を訂正する段階と、前記第１クロック信号を使用して、前記訂正する測定値（ＮＦＣ）によって第２クロック信号（ＳＦＣ）を生成する段階と、を具備するクロック信号を生成する方法に関する。非接触チップの送受信回路への応用。
（もっと読む）