パルス発生回路及びパルス発生回路を備えた電子機器
【課題】ＰＶＴに依存せずに安定した周波数を出力する。
【解決手段】出力する第１の出力信号Ｖｆ１の周波数を第１の制御電圧ＶＣ１で制御する第１の電圧制御発振器１１と、第１の出力信号Ｖｆ１及び基準信号ＣＬＫに基づき第１の出力信号Ｖｆ１の周波数を一定に維持する第１の制御電圧ＶＣ１を生成する制御電圧生成部１３と、を含む位相同期回路１０と、出力する第２の出力信号Ｖｆ２の周波数を第２の制御電圧ＶＣ２で制御する第２の電圧制御発振器２０と、第１の制御電圧ＶＣ１に基づき第２の出力信号Ｖｆ２の周波数を一定に維持する第２の制御電圧ＶＣ２を生成する制御電圧変換部３０と、を含むパルス発生回路１。
【解決手段】出力する第１の出力信号Ｖｆ１の周波数を第１の制御電圧ＶＣ１で制御する第１の電圧制御発振器１１と、第１の出力信号Ｖｆ１及び基準信号ＣＬＫに基づき第１の出力信号Ｖｆ１の周波数を一定に維持する第１の制御電圧ＶＣ１を生成する制御電圧生成部１３と、を含む位相同期回路１０と、出力する第２の出力信号Ｖｆ２の周波数を第２の制御電圧ＶＣ２で制御する第２の電圧制御発振器２０と、第１の制御電圧ＶＣ１に基づき第２の出力信号Ｖｆ２の周波数を一定に維持する第２の制御電圧ＶＣ２を生成する制御電圧変換部３０と、を含むパルス発生回路１。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＵＷＢ（Ultra Wide Band）通信に適するパルスを発生するパルス発生回路及びパルス発生回路を備えた電子機器に関する。
【背景技術】
【０００２】
ＵＷＢ通信は、非常に広い周波数帯域を利用して高速大容量のデータ通信を行う通信方式である。ＵＷＢ通信では、非常に短時間のパルスを発生するためのパルス発生回路を必要とするが、製造時のプロセスばらつきや、駆動電圧の変動、さらに使用時の外部温度などが要因で本来必要とするパルスの周波数を維持できず、高感度な通信の妨げとなることがあった。
【０００３】
この問題を解決するために、例えば特許文献１には、リング発振器を含む位相同期回路（ＰＬＬ：Phase-Locked Loop）の帰還制御電圧を利用して電圧制御発振器の周波数を較正する方法が記載されている。
【０００４】
【特許文献１】特開２００７−２２８５４６号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の方法では、ＰＬＬ中のリング発振器のバッファ１段あたりの遅延量と、その制御電圧を用いて遅延量制御を行う電圧制御発振器のバッファ１段あたりの遅延量が大きく違う場合、リング発振器と電圧制御発振器とのそれぞれの電圧−周波数特性が大きく異なる可能性が高く、相似な電気特性を持つことが困難となる場合があるという課題がある。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］
出力する第１の出力信号の周波数を第１の制御電圧で制御する第１の電圧制御発振器と、前記第１の出力信号及び基準信号に基づき前記第１の出力信号の周波数を一定に維持する前記第１の制御電圧を生成する制御電圧生成部と、を含む位相同期回路と、出力する第２の出力信号の周波数を第２の制御電圧で制御する第２の電圧制御発振器と、前記第１の制御電圧に基づき前記第２の出力信号の周波数を一定に維持する前記第２の制御電圧を生成する制御電圧変換部と、を含む、ことを特徴とするパルス発生回路。
【０００８】
この構成によれば、位相同期回路が出力する第１の出力信号の周波数を制御するための第１の制御電圧に基づき第２の電圧制御発振器が出力する第２の出力信号の周波数を制御できるので、第２の出力信号の周波数の較正が容易であり、さらに回路規模の低減と低消費電力での動作を実現できる。
【０００９】
［適用例２］
上記に記載のパルス発生回路において、前記位相同期回路は、位相固定ループまたは遅延固定ループであることを特徴とするパルス発生回路。
【００１０】
この構成によれば、位相同期回路が出力する第１の出力信号の周波数を制御するための第１の制御電圧に基づき第２の電圧制御発振器が出力する第２の出力信号の周波数を制御できるので、第２の出力信号の周波数の較正が容易であり、さらに回路規模の低減と低消費電力での動作を実現できる。
【００１１】
［適用例３］
上記に記載のパルス発生回路において、前記パルス発生回路は、各々変換特性の異なる複数の前記制御電圧変換部を含み、前記第１の制御電圧の電圧値に基づき複数の前記制御電圧変換部の中から１つの前記制御電圧変換部に切り替えて前記第２の制御電圧を生成することを特徴とするパルス発生回路。
【００１２】
この構成によれば、第１の制御電圧の電圧範囲毎に変換特性が異なる場合でも第２の制御電圧を適正に生成することができる。
【００１３】
［適用例４］
上記に記載のパルス発生回路において、前記パルス発生回路は、各々変換特性の異なる複数の前記制御電圧変換部を含み、外部温度に基づき複数の前記制御電圧変換部の中から１つの前記制御電圧変換部に切り替えて前記第２の制御電圧を生成することを特徴とするパルス発生回路。
【００１４】
この構成によれば、外部温度の温度範囲毎に変換特性が異なる場合でも第２の制御電圧を適正に生成することができる。
【００１５】
［適用例５］
上記に記載のパルス発生回路において、前記パルス発生回路は、各々変換特性の異なる複数の前記制御電圧変換部と、前記第１の電圧制御発振器に入力する前記第１の制御電圧を変移させることにより前記第１の制御電圧と前記第１の出力信号の周波数との特性を測定する第１測定部と、前記第２の電圧制御発振器に入力する前記第２の制御電圧を変移させることにより前記第２の制御電圧と前記第２の出力信号の周波数との特性を測定する第２測定部と、前記第１測定部の測定結果と前記第２測定部の測定結果とを記憶する記憶部と、を含み、前記記憶部に基づき複数の前記制御電圧変換部の中から１つの前記制御電圧変換部に切り替えて前記第２の制御電圧を生成することを特徴とするパルス発生回路。
【００１６】
この構成によれば、製造ばらつきにより変換特性が異なる場合でも第２の制御電圧を適正に生成することができる。
【００１７】
［適用例６］
上記に記載のパルス発生回路を備えたことを特徴とする電子機器。
【００１８】
この構成によれば、位相同期回路が出力する第１の出力信号の周波数を制御するための第１の制御電圧に基づき第２の電圧制御発振器が出力する第２の出力信号の周波数を制御できるので、第２の出力信号の周波数の較正が容易であり、さらに回路規模の低減と低消費電力での動作を実現できる電子機器を提供できる。
【発明を実施するための最良の形態】
【００１９】
以下、パルス発生回路の実施形態について図面に従って説明する。
【００２０】
（第１実施形態）
＜パルス発生回路の構成＞
先ず、第１実施形態に係るパルス発生回路の構成について、図１を参照して説明する。図１は、第１実施形態に係るパルス発生回路の構成を示す回路図である。
【００２１】
図１に示すように、パルス発生回路１は、位相同期回路である位相固定ループ（ＰＬＬ：Phase-Locked Loop）１０と、第２の電圧制御発振器である電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）２０と、制御電圧変換部である変換回路３０と、から構成されている。
【００２２】
ＰＬＬ１０は、第１の電圧制御発振器であるＶＣＯ１１と、制御電圧生成部１３と、から構成されている。制御電圧生成部１３は、分周器１２と、位相周波数検出器（ＰＦＤ：Phase Frequency Detector）１４と、チャージポンプ（ＣＰ：Charge Pump）１５と、低域通過濾波器（ＬＰＦ：Low-Pass Filter）１６と、から構成されている。
【００２３】
制御電圧生成部１３は、ＶＣＯ１１が出力する第１の出力信号である出力信号Ｖｆ１を分周器１２で分周し、分周した信号と基準信号ＣＬＫとの位相周波数をＰＦＤ１４で検出し、検出した信号をＣＰ１５で増幅後、ＬＰＦ１６を介して第１の制御電圧である制御電圧ＶＣ１を生成し、ＶＣＯ１１に出力する。
【００２４】
ＶＣＯ２０は、出力する第２の出力信号である出力信号Ｖｆ２の周波数を第２の制御電圧である制御電圧ＶＣ２で制御する。変換回路３０は、制御電圧ＶＣ１に基づき制御電圧ＶＣ２を生成する。
【００２５】
＜変換回路の構成＞
次に、変換回路の構成について図２を参照して説明する。図２（Ａ）は、変換回路の構成を示す回路図であり、図２（Ｂ）は、ＶＣＯ１１の制御電圧−周波数特性を示すグラフであり、図２（Ｃ）は、ＶＣＯ２０の制御電圧−周波数特性を示すグラフである。
【００２６】
変換回路３０は、図２（Ａ）に示すように、レジスタ２０１と、デジタル−アナログ変換器（ＤＡＣ：Digital to Analog Converter）２０２と、ＰｃｈトランジスタＰ１，Ｐ２と、ＮｃｈトランジスタＮ１，Ｎ２，Ｎ３と、から構成されている。
【００２７】
ＮｃｈトランジスタＮ１のゲート端子には、制御電圧ＶＣ１が印加され、ＮｃｈトランジスタＮ２のゲート端子には、レジスタ２０１に記憶されたデジタルデータをＤＡＣ２０２でアナログ電圧に変換した電圧値Ｖｄａｃが印加される。ＰｃｈトランジスタＰ１と、並列に接続されたＮｃｈトランジスタＮ１，Ｎ２は、電源電位ＶＤＤと接地電位ＧＮＤの間に直列に接続されている。ＰｃｈトランジスタＰ１，Ｐ２は、カレントミラー回路を構成し、ＰｃｈトランジスタＰ１とＮｃｈトランジスタＮ１，Ｎ２で生成された電流が直列に接続されたＰｃｈトランジスタＰ２とＮｃｈトランジスタＮ３に流れ、制御電圧ＶＣ２が生成される。
【００２８】
ＶＣＯ１１の制御電圧−周波数特性が図２（Ｂ）のグラフに示すような特性だとすると、外部温度が０℃の場合に出力信号Ｖｆ１の周波数ｆ０を維持するための制御電圧ＶＣ１はＶ１１となり、外部温度が２５℃の場合に出力信号Ｖｆ１の周波数ｆ０を維持するための制御電圧ＶＣ１はＶ１２となり、外部温度が５０℃の場合に出力信号Ｖｆ１の周波数ｆ０を維持するための制御電圧ＶＣ１はＶ１３となる。
【００２９】
一方、ＶＣＯ２０の制御電圧−周波数特性が図２（Ｃ）のグラフに示すような特性だとすると、外部温度が０℃の場合に出力信号Ｖｆ２の周波数ｆ１を維持するための制御電圧ＶＣ２はＶ２１となり、外部温度が２５℃の場合に出力信号Ｖｆ２の周波数ｆ１を維持するための制御電圧ＶＣ２はＶ２２となり、外部温度が５０℃の場合に出力信号Ｖｆ２の周波数ｆ１を維持するための制御電圧ＶＣ２はＶ２３となる。
【００３０】
変換回路３０は、図２（Ｂ）、（Ｃ）に示すように、外部温度毎に変換特性が異なる場合は、図３に示すように、外部温度が０℃用の第１変換回路３０１、外部温度が２５℃用の第２変換回路３０２、外部温度が５０℃用の第３変換回路３０３、のように複数の変換回路３０１〜３０３を用意する必要がある。
【００３１】
図３は、複数の変換回路の構成を示す回路図である。図３に示すように、変換回路３００は、外部温度が０℃用の第１変換回路３０１と、外部温度が２５℃用の第２変換回路３０２と、外部温度が５０℃用の第３変換回路３０３と、スイッチ回路３０４，３０５と、ＲＯＭ３０６と、温度センサ３０７と、から構成されている。
【００３２】
ＲＯＭ３０６には、温度センサ３０７からの温度データに基づき、どの変換回路を選択するかの情報が記憶されている。例えば、温度が０℃の場合は、第１変換回路３０１が接続されるようにスイッチ回路３０４，３０５を切り替え、温度が２５℃の場合は、第２変換回路３０２が接続されるようにスイッチ回路３０４，３０５を切り替え、温度が５０℃の場合は、第３変換回路３０３が接続されるようにスイッチ回路３０４，３０５を切り替える。
【００３３】
以上に述べた本実施形態によれば、以下の効果が得られる。
【００３４】
本実施形態では、ＰＬＬ１０が出力する出力信号Ｖｆ１の周波数ｆ０を制御するための制御電圧ＶＣ１に基づきＶＣＯ２０が出力する出力信号Ｖｆ２の周波数ｆ１を制御できるので、出力信号Ｖｆ２の周波数ｆ１の較正が容易であり、さらに回路規模の低減と低消費電力での動作を実現できる。さらに、外部温度の温度範囲毎に変換特性が異なる場合でも制御電圧ＶＣ２を適正に生成することができる。
【００３５】
以上、パルス発生回路の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００３６】
（変形例１）パルス発生回路の変形例１について説明する。前記第１実施形態では、外部温度の温度範囲毎に変換特性が異なる場合について説明したが、製造時におけるプロセスばらつき毎に変換特性が異なる場合についても適用できる。図４（Ａ）は複数の変換回路の構成を示す回路図であり、図４（Ｂ）は、ＶＣＯ１１の制御電圧−周波数特性を示すグラフであり、図４（Ｃ）は、ＶＣＯ２０の制御電圧−周波数特性を示すグラフである。
【００３７】
ＶＣＯ１１の制御電圧−周波数特性が図４（Ｂ）のグラフに示すような特性だとすると、プロセスばらつきにより高速動作（Ｆａｓｔ）の場合に出力信号Ｖｆ１の周波数ｆ０を維持するための制御電圧ＶＣ１はＶ１１となり、プロセスばらつきにより標準動作（Ｔｙｐｉｃａｌ）の場合に出力信号Ｖｆ１の周波数ｆ０を維持するための制御電圧ＶＣ１はＶ１２となり、プロセスばらつきにより低速動作（Ｓｌｏｗ）の場合に出力信号Ｖｆ１の周波数ｆ０を維持するための制御電圧ＶＣ１はＶ１３となる。
【００３８】
一方、ＶＣＯ２０の制御電圧−周波数特性が図４（Ｃ）のグラフに示すような特性だとすると、プロセスばらつきによりトランジスタの抵抗が小さい（以下、Ｆａｓｔ）場合に出力信号Ｖｆ２の周波数ｆ１を維持するための制御電圧ＶＣ２はＶ２１となり、プロセスばらつきによりトランジスタの抵抗が典型的な（以下、Ｔｙｐｉｃａｌ）場合に出力信号Ｖｆ２の周波数ｆ１を維持するための制御電圧ＶＣ２はＶ２２となり、プロセスばらつきによりトランジスタの抵抗が大きい（以下、Ｓｌｏｗ）の場合に出力信号Ｖｆ２の周波数ｆ１を維持するための制御電圧ＶＣ２はＶ２３となる。
【００３９】
図４（Ａ）に示すように、変換回路４００は、プロセスばらつきによりＦａｓｔ用の第１変換回路４０１と、プロセスばらつきによりＴｙｐｉｃａｌ用の第２変換回路４０２と、プロセスばらつきによりＳｌｏｗ用の第３変換回路４０３と、スイッチ回路４０４，４０５と、アナログ−デジタル変換器（ＡＤＣ：Analog to Digital Converter）４０６と、から構成されている。
【００４０】
ＡＤＣ４０６は、制御電圧ＶＣ１をデジタルデータに変換し、例えば、制御電圧ＶＣ１がＶ１１の場合は、第１変換回路４０１が接続されるようにスイッチ回路４０４，４０５を切り替え、制御電圧ＶＣ１がＶ１２の場合は、第２変換回路４０２が接続されるようにスイッチ回路４０４，４０５を切り替え、制御電圧ＶＣ１がＶ１３の場合は、第３変換回路４０３が接続されるようにスイッチ回路４０４，４０５を切り替える。
【００４１】
（変形例２）パルス発生回路の変形例２について説明する。図５は、変形例２に係るパルス発生回路の構成を示す回路図である。図５に示すように、パルス発生回路５００は、図１に示したパルス発生回路１の構成に、第１測定部５０１と第２測定部５０２と記憶部５０３とが追加されている。
【００４２】
第１測定部５０１は、ＶＣＯ１１の出力信号Ｖｆ１に接続され、ＶＣＯ１１に外部から印加される制御電圧ＶＣ１２を変移させることにより制御電圧ＶＣ１２と出力信号Ｖｆ１の周波数ｆ０との特性を測定し、記憶部５０３に記憶させる。第２測定部５０２は、ＶＣＯ２０の出力信号Ｖｆ２に接続され、ＶＣＯ２０に外部から印加される制御電圧ＶＣ２２を変移させることにより制御電圧ＶＣ２２と出力信号Ｖｆ２の周波数ｆ１との特性を測定し、記憶部５０３に記憶させる。変換回路５０４は、記憶部５０３に記憶された特性に基づき制御電圧ＶＣ１から制御電圧ＶＣ２を生成する。
【００４３】
（変形例３）パルス発生回路の変形例３について説明する。パルス発生回路１（または５００）を備えた電子機器として、携帯電話や携帯情報端末（ＰＤＡ：Personal Digital Assistant）やノート型ＰＣ（Personal Computer）などの無線通信を利用する機器などに適用できる。
【図面の簡単な説明】
【００４４】
【図１】第１実施形態に係るパルス発生回路の構成を示す回路図。
【図２】（Ａ）変換回路の構成を示す回路図、（Ｂ）ＶＣＯ１１の制御電圧−周波数特性を示すグラフ、（Ｃ）ＶＣＯ２０の制御電圧−周波数特性を示すグラフ。
【図３】複数の変換回路の構成を示す回路図。
【図４】（Ａ）変形例１に係る複数の変換回路の構成を示す回路図、（Ｂ）ＶＣＯ１１の制御電圧−周波数特性を示すグラフ、（Ｃ）ＶＣＯ２０の制御電圧−周波数特性を示すグラフ。
【図５】変形例２に係るパルス発生回路の構成を示す回路図。
【符号の説明】
【００４５】
１…パルス発生回路、１０…ＰＬＬ、１１…ＶＣＯ、１２…分周器、１３…制御電圧生成部、１４…ＰＦＤ、１５…ＣＰ、１６…ＬＰＦ、２０…ＶＣＯ、３０…変換回路、２０１…レジスタ、２０２…ＤＡＣ、３００…変換回路、３０１…第１変換回路、３０２…第２変換回路、３０３…第３変換回路、３０４，３０５…スイッチ回路、３０６…ＲＯＭ、３０７…温度センサ、４００…変換回路、４０１…第１変換回路、４０２…第２変換回路、４０３…第３変換回路、４０４，４０５…スイッチ回路、４０６…ＡＤＣ、５００…パルス発生回路、５０１…第１測定部、５０２…第２測定部、５０３…記憶部、５０４…変換回路。
【技術分野】
【０００１】
本発明は、ＵＷＢ（Ultra Wide Band）通信に適するパルスを発生するパルス発生回路及びパルス発生回路を備えた電子機器に関する。
【背景技術】
【０００２】
ＵＷＢ通信は、非常に広い周波数帯域を利用して高速大容量のデータ通信を行う通信方式である。ＵＷＢ通信では、非常に短時間のパルスを発生するためのパルス発生回路を必要とするが、製造時のプロセスばらつきや、駆動電圧の変動、さらに使用時の外部温度などが要因で本来必要とするパルスの周波数を維持できず、高感度な通信の妨げとなることがあった。
【０００３】
この問題を解決するために、例えば特許文献１には、リング発振器を含む位相同期回路（ＰＬＬ：Phase-Locked Loop）の帰還制御電圧を利用して電圧制御発振器の周波数を較正する方法が記載されている。
【０００４】
【特許文献１】特開２００７−２２８５４６号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の方法では、ＰＬＬ中のリング発振器のバッファ１段あたりの遅延量と、その制御電圧を用いて遅延量制御を行う電圧制御発振器のバッファ１段あたりの遅延量が大きく違う場合、リング発振器と電圧制御発振器とのそれぞれの電圧−周波数特性が大きく異なる可能性が高く、相似な電気特性を持つことが困難となる場合があるという課題がある。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］
出力する第１の出力信号の周波数を第１の制御電圧で制御する第１の電圧制御発振器と、前記第１の出力信号及び基準信号に基づき前記第１の出力信号の周波数を一定に維持する前記第１の制御電圧を生成する制御電圧生成部と、を含む位相同期回路と、出力する第２の出力信号の周波数を第２の制御電圧で制御する第２の電圧制御発振器と、前記第１の制御電圧に基づき前記第２の出力信号の周波数を一定に維持する前記第２の制御電圧を生成する制御電圧変換部と、を含む、ことを特徴とするパルス発生回路。
【０００８】
この構成によれば、位相同期回路が出力する第１の出力信号の周波数を制御するための第１の制御電圧に基づき第２の電圧制御発振器が出力する第２の出力信号の周波数を制御できるので、第２の出力信号の周波数の較正が容易であり、さらに回路規模の低減と低消費電力での動作を実現できる。
【０００９】
［適用例２］
上記に記載のパルス発生回路において、前記位相同期回路は、位相固定ループまたは遅延固定ループであることを特徴とするパルス発生回路。
【００１０】
この構成によれば、位相同期回路が出力する第１の出力信号の周波数を制御するための第１の制御電圧に基づき第２の電圧制御発振器が出力する第２の出力信号の周波数を制御できるので、第２の出力信号の周波数の較正が容易であり、さらに回路規模の低減と低消費電力での動作を実現できる。
【００１１】
［適用例３］
上記に記載のパルス発生回路において、前記パルス発生回路は、各々変換特性の異なる複数の前記制御電圧変換部を含み、前記第１の制御電圧の電圧値に基づき複数の前記制御電圧変換部の中から１つの前記制御電圧変換部に切り替えて前記第２の制御電圧を生成することを特徴とするパルス発生回路。
【００１２】
この構成によれば、第１の制御電圧の電圧範囲毎に変換特性が異なる場合でも第２の制御電圧を適正に生成することができる。
【００１３】
［適用例４］
上記に記載のパルス発生回路において、前記パルス発生回路は、各々変換特性の異なる複数の前記制御電圧変換部を含み、外部温度に基づき複数の前記制御電圧変換部の中から１つの前記制御電圧変換部に切り替えて前記第２の制御電圧を生成することを特徴とするパルス発生回路。
【００１４】
この構成によれば、外部温度の温度範囲毎に変換特性が異なる場合でも第２の制御電圧を適正に生成することができる。
【００１５】
［適用例５］
上記に記載のパルス発生回路において、前記パルス発生回路は、各々変換特性の異なる複数の前記制御電圧変換部と、前記第１の電圧制御発振器に入力する前記第１の制御電圧を変移させることにより前記第１の制御電圧と前記第１の出力信号の周波数との特性を測定する第１測定部と、前記第２の電圧制御発振器に入力する前記第２の制御電圧を変移させることにより前記第２の制御電圧と前記第２の出力信号の周波数との特性を測定する第２測定部と、前記第１測定部の測定結果と前記第２測定部の測定結果とを記憶する記憶部と、を含み、前記記憶部に基づき複数の前記制御電圧変換部の中から１つの前記制御電圧変換部に切り替えて前記第２の制御電圧を生成することを特徴とするパルス発生回路。
【００１６】
この構成によれば、製造ばらつきにより変換特性が異なる場合でも第２の制御電圧を適正に生成することができる。
【００１７】
［適用例６］
上記に記載のパルス発生回路を備えたことを特徴とする電子機器。
【００１８】
この構成によれば、位相同期回路が出力する第１の出力信号の周波数を制御するための第１の制御電圧に基づき第２の電圧制御発振器が出力する第２の出力信号の周波数を制御できるので、第２の出力信号の周波数の較正が容易であり、さらに回路規模の低減と低消費電力での動作を実現できる電子機器を提供できる。
【発明を実施するための最良の形態】
【００１９】
以下、パルス発生回路の実施形態について図面に従って説明する。
【００２０】
（第１実施形態）
＜パルス発生回路の構成＞
先ず、第１実施形態に係るパルス発生回路の構成について、図１を参照して説明する。図１は、第１実施形態に係るパルス発生回路の構成を示す回路図である。
【００２１】
図１に示すように、パルス発生回路１は、位相同期回路である位相固定ループ（ＰＬＬ：Phase-Locked Loop）１０と、第２の電圧制御発振器である電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）２０と、制御電圧変換部である変換回路３０と、から構成されている。
【００２２】
ＰＬＬ１０は、第１の電圧制御発振器であるＶＣＯ１１と、制御電圧生成部１３と、から構成されている。制御電圧生成部１３は、分周器１２と、位相周波数検出器（ＰＦＤ：Phase Frequency Detector）１４と、チャージポンプ（ＣＰ：Charge Pump）１５と、低域通過濾波器（ＬＰＦ：Low-Pass Filter）１６と、から構成されている。
【００２３】
制御電圧生成部１３は、ＶＣＯ１１が出力する第１の出力信号である出力信号Ｖｆ１を分周器１２で分周し、分周した信号と基準信号ＣＬＫとの位相周波数をＰＦＤ１４で検出し、検出した信号をＣＰ１５で増幅後、ＬＰＦ１６を介して第１の制御電圧である制御電圧ＶＣ１を生成し、ＶＣＯ１１に出力する。
【００２４】
ＶＣＯ２０は、出力する第２の出力信号である出力信号Ｖｆ２の周波数を第２の制御電圧である制御電圧ＶＣ２で制御する。変換回路３０は、制御電圧ＶＣ１に基づき制御電圧ＶＣ２を生成する。
【００２５】
＜変換回路の構成＞
次に、変換回路の構成について図２を参照して説明する。図２（Ａ）は、変換回路の構成を示す回路図であり、図２（Ｂ）は、ＶＣＯ１１の制御電圧−周波数特性を示すグラフであり、図２（Ｃ）は、ＶＣＯ２０の制御電圧−周波数特性を示すグラフである。
【００２６】
変換回路３０は、図２（Ａ）に示すように、レジスタ２０１と、デジタル−アナログ変換器（ＤＡＣ：Digital to Analog Converter）２０２と、ＰｃｈトランジスタＰ１，Ｐ２と、ＮｃｈトランジスタＮ１，Ｎ２，Ｎ３と、から構成されている。
【００２７】
ＮｃｈトランジスタＮ１のゲート端子には、制御電圧ＶＣ１が印加され、ＮｃｈトランジスタＮ２のゲート端子には、レジスタ２０１に記憶されたデジタルデータをＤＡＣ２０２でアナログ電圧に変換した電圧値Ｖｄａｃが印加される。ＰｃｈトランジスタＰ１と、並列に接続されたＮｃｈトランジスタＮ１，Ｎ２は、電源電位ＶＤＤと接地電位ＧＮＤの間に直列に接続されている。ＰｃｈトランジスタＰ１，Ｐ２は、カレントミラー回路を構成し、ＰｃｈトランジスタＰ１とＮｃｈトランジスタＮ１，Ｎ２で生成された電流が直列に接続されたＰｃｈトランジスタＰ２とＮｃｈトランジスタＮ３に流れ、制御電圧ＶＣ２が生成される。
【００２８】
ＶＣＯ１１の制御電圧−周波数特性が図２（Ｂ）のグラフに示すような特性だとすると、外部温度が０℃の場合に出力信号Ｖｆ１の周波数ｆ０を維持するための制御電圧ＶＣ１はＶ１１となり、外部温度が２５℃の場合に出力信号Ｖｆ１の周波数ｆ０を維持するための制御電圧ＶＣ１はＶ１２となり、外部温度が５０℃の場合に出力信号Ｖｆ１の周波数ｆ０を維持するための制御電圧ＶＣ１はＶ１３となる。
【００２９】
一方、ＶＣＯ２０の制御電圧−周波数特性が図２（Ｃ）のグラフに示すような特性だとすると、外部温度が０℃の場合に出力信号Ｖｆ２の周波数ｆ１を維持するための制御電圧ＶＣ２はＶ２１となり、外部温度が２５℃の場合に出力信号Ｖｆ２の周波数ｆ１を維持するための制御電圧ＶＣ２はＶ２２となり、外部温度が５０℃の場合に出力信号Ｖｆ２の周波数ｆ１を維持するための制御電圧ＶＣ２はＶ２３となる。
【００３０】
変換回路３０は、図２（Ｂ）、（Ｃ）に示すように、外部温度毎に変換特性が異なる場合は、図３に示すように、外部温度が０℃用の第１変換回路３０１、外部温度が２５℃用の第２変換回路３０２、外部温度が５０℃用の第３変換回路３０３、のように複数の変換回路３０１〜３０３を用意する必要がある。
【００３１】
図３は、複数の変換回路の構成を示す回路図である。図３に示すように、変換回路３００は、外部温度が０℃用の第１変換回路３０１と、外部温度が２５℃用の第２変換回路３０２と、外部温度が５０℃用の第３変換回路３０３と、スイッチ回路３０４，３０５と、ＲＯＭ３０６と、温度センサ３０７と、から構成されている。
【００３２】
ＲＯＭ３０６には、温度センサ３０７からの温度データに基づき、どの変換回路を選択するかの情報が記憶されている。例えば、温度が０℃の場合は、第１変換回路３０１が接続されるようにスイッチ回路３０４，３０５を切り替え、温度が２５℃の場合は、第２変換回路３０２が接続されるようにスイッチ回路３０４，３０５を切り替え、温度が５０℃の場合は、第３変換回路３０３が接続されるようにスイッチ回路３０４，３０５を切り替える。
【００３３】
以上に述べた本実施形態によれば、以下の効果が得られる。
【００３４】
本実施形態では、ＰＬＬ１０が出力する出力信号Ｖｆ１の周波数ｆ０を制御するための制御電圧ＶＣ１に基づきＶＣＯ２０が出力する出力信号Ｖｆ２の周波数ｆ１を制御できるので、出力信号Ｖｆ２の周波数ｆ１の較正が容易であり、さらに回路規模の低減と低消費電力での動作を実現できる。さらに、外部温度の温度範囲毎に変換特性が異なる場合でも制御電圧ＶＣ２を適正に生成することができる。
【００３５】
以上、パルス発生回路の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００３６】
（変形例１）パルス発生回路の変形例１について説明する。前記第１実施形態では、外部温度の温度範囲毎に変換特性が異なる場合について説明したが、製造時におけるプロセスばらつき毎に変換特性が異なる場合についても適用できる。図４（Ａ）は複数の変換回路の構成を示す回路図であり、図４（Ｂ）は、ＶＣＯ１１の制御電圧−周波数特性を示すグラフであり、図４（Ｃ）は、ＶＣＯ２０の制御電圧−周波数特性を示すグラフである。
【００３７】
ＶＣＯ１１の制御電圧−周波数特性が図４（Ｂ）のグラフに示すような特性だとすると、プロセスばらつきにより高速動作（Ｆａｓｔ）の場合に出力信号Ｖｆ１の周波数ｆ０を維持するための制御電圧ＶＣ１はＶ１１となり、プロセスばらつきにより標準動作（Ｔｙｐｉｃａｌ）の場合に出力信号Ｖｆ１の周波数ｆ０を維持するための制御電圧ＶＣ１はＶ１２となり、プロセスばらつきにより低速動作（Ｓｌｏｗ）の場合に出力信号Ｖｆ１の周波数ｆ０を維持するための制御電圧ＶＣ１はＶ１３となる。
【００３８】
一方、ＶＣＯ２０の制御電圧−周波数特性が図４（Ｃ）のグラフに示すような特性だとすると、プロセスばらつきによりトランジスタの抵抗が小さい（以下、Ｆａｓｔ）場合に出力信号Ｖｆ２の周波数ｆ１を維持するための制御電圧ＶＣ２はＶ２１となり、プロセスばらつきによりトランジスタの抵抗が典型的な（以下、Ｔｙｐｉｃａｌ）場合に出力信号Ｖｆ２の周波数ｆ１を維持するための制御電圧ＶＣ２はＶ２２となり、プロセスばらつきによりトランジスタの抵抗が大きい（以下、Ｓｌｏｗ）の場合に出力信号Ｖｆ２の周波数ｆ１を維持するための制御電圧ＶＣ２はＶ２３となる。
【００３９】
図４（Ａ）に示すように、変換回路４００は、プロセスばらつきによりＦａｓｔ用の第１変換回路４０１と、プロセスばらつきによりＴｙｐｉｃａｌ用の第２変換回路４０２と、プロセスばらつきによりＳｌｏｗ用の第３変換回路４０３と、スイッチ回路４０４，４０５と、アナログ−デジタル変換器（ＡＤＣ：Analog to Digital Converter）４０６と、から構成されている。
【００４０】
ＡＤＣ４０６は、制御電圧ＶＣ１をデジタルデータに変換し、例えば、制御電圧ＶＣ１がＶ１１の場合は、第１変換回路４０１が接続されるようにスイッチ回路４０４，４０５を切り替え、制御電圧ＶＣ１がＶ１２の場合は、第２変換回路４０２が接続されるようにスイッチ回路４０４，４０５を切り替え、制御電圧ＶＣ１がＶ１３の場合は、第３変換回路４０３が接続されるようにスイッチ回路４０４，４０５を切り替える。
【００４１】
（変形例２）パルス発生回路の変形例２について説明する。図５は、変形例２に係るパルス発生回路の構成を示す回路図である。図５に示すように、パルス発生回路５００は、図１に示したパルス発生回路１の構成に、第１測定部５０１と第２測定部５０２と記憶部５０３とが追加されている。
【００４２】
第１測定部５０１は、ＶＣＯ１１の出力信号Ｖｆ１に接続され、ＶＣＯ１１に外部から印加される制御電圧ＶＣ１２を変移させることにより制御電圧ＶＣ１２と出力信号Ｖｆ１の周波数ｆ０との特性を測定し、記憶部５０３に記憶させる。第２測定部５０２は、ＶＣＯ２０の出力信号Ｖｆ２に接続され、ＶＣＯ２０に外部から印加される制御電圧ＶＣ２２を変移させることにより制御電圧ＶＣ２２と出力信号Ｖｆ２の周波数ｆ１との特性を測定し、記憶部５０３に記憶させる。変換回路５０４は、記憶部５０３に記憶された特性に基づき制御電圧ＶＣ１から制御電圧ＶＣ２を生成する。
【００４３】
（変形例３）パルス発生回路の変形例３について説明する。パルス発生回路１（または５００）を備えた電子機器として、携帯電話や携帯情報端末（ＰＤＡ：Personal Digital Assistant）やノート型ＰＣ（Personal Computer）などの無線通信を利用する機器などに適用できる。
【図面の簡単な説明】
【００４４】
【図１】第１実施形態に係るパルス発生回路の構成を示す回路図。
【図２】（Ａ）変換回路の構成を示す回路図、（Ｂ）ＶＣＯ１１の制御電圧−周波数特性を示すグラフ、（Ｃ）ＶＣＯ２０の制御電圧−周波数特性を示すグラフ。
【図３】複数の変換回路の構成を示す回路図。
【図４】（Ａ）変形例１に係る複数の変換回路の構成を示す回路図、（Ｂ）ＶＣＯ１１の制御電圧−周波数特性を示すグラフ、（Ｃ）ＶＣＯ２０の制御電圧−周波数特性を示すグラフ。
【図５】変形例２に係るパルス発生回路の構成を示す回路図。
【符号の説明】
【００４５】
１…パルス発生回路、１０…ＰＬＬ、１１…ＶＣＯ、１２…分周器、１３…制御電圧生成部、１４…ＰＦＤ、１５…ＣＰ、１６…ＬＰＦ、２０…ＶＣＯ、３０…変換回路、２０１…レジスタ、２０２…ＤＡＣ、３００…変換回路、３０１…第１変換回路、３０２…第２変換回路、３０３…第３変換回路、３０４，３０５…スイッチ回路、３０６…ＲＯＭ、３０７…温度センサ、４００…変換回路、４０１…第１変換回路、４０２…第２変換回路、４０３…第３変換回路、４０４，４０５…スイッチ回路、４０６…ＡＤＣ、５００…パルス発生回路、５０１…第１測定部、５０２…第２測定部、５０３…記憶部、５０４…変換回路。
【特許請求の範囲】
【請求項１】
出力する第１の出力信号の周波数を第１の制御電圧で制御する第１の電圧制御発振器と、前記第１の出力信号及び基準信号に基づき前記第１の出力信号の周波数を一定に維持する前記第１の制御電圧を生成する制御電圧生成部と、を含む位相同期回路と、
出力する第２の出力信号の周波数を第２の制御電圧で制御する第２の電圧制御発振器と、
前記第１の制御電圧に基づき前記第２の出力信号の周波数を一定に維持する前記第２の制御電圧を生成する制御電圧変換部と、
を含む、
ことを特徴とするパルス発生回路。
【請求項２】
請求項１に記載のパルス発生回路において、前記位相同期回路は、位相固定ループまたは遅延固定ループであることを特徴とするパルス発生回路。
【請求項３】
請求項１に記載のパルス発生回路において、前記パルス発生回路は、各々変換特性の異なる複数の前記制御電圧変換部を含み、前記第１の制御電圧の電圧値に基づき複数の前記制御電圧変換部の中から１つの前記制御電圧変換部に切り替えて前記第２の制御電圧を生成することを特徴とするパルス発生回路。
【請求項４】
請求項１に記載のパルス発生回路において、前記パルス発生回路は、各々変換特性の異なる複数の前記制御電圧変換部を含み、外部温度に基づき複数の前記制御電圧変換部の中から１つの前記制御電圧変換部に切り替えて前記第２の制御電圧を生成することを特徴とするパルス発生回路。
【請求項５】
請求項１に記載のパルス発生回路において、前記パルス発生回路は、各々変換特性の異なる複数の前記制御電圧変換部と、前記第１の電圧制御発振器に入力する前記第１の制御電圧を変移させることにより前記第１の制御電圧と前記第１の出力信号の周波数との特性を測定する第１測定部と、前記第２の電圧制御発振器に入力する前記第２の制御電圧を変移させることにより前記第２の制御電圧と前記第２の出力信号の周波数との特性を測定する第２測定部と、前記第１測定部の測定結果と前記第２測定部の測定結果とを記憶する記憶部と、を含み、前記記憶部に基づき複数の前記制御電圧変換部の中から１つの前記制御電圧変換部に切り替えて前記第２の制御電圧を生成することを特徴とするパルス発生回路。
【請求項６】
請求項１から５のいずれか一項に記載のパルス発生回路を備えたことを特徴とする電子機器。
【請求項１】
出力する第１の出力信号の周波数を第１の制御電圧で制御する第１の電圧制御発振器と、前記第１の出力信号及び基準信号に基づき前記第１の出力信号の周波数を一定に維持する前記第１の制御電圧を生成する制御電圧生成部と、を含む位相同期回路と、
出力する第２の出力信号の周波数を第２の制御電圧で制御する第２の電圧制御発振器と、
前記第１の制御電圧に基づき前記第２の出力信号の周波数を一定に維持する前記第２の制御電圧を生成する制御電圧変換部と、
を含む、
ことを特徴とするパルス発生回路。
【請求項２】
請求項１に記載のパルス発生回路において、前記位相同期回路は、位相固定ループまたは遅延固定ループであることを特徴とするパルス発生回路。
【請求項３】
請求項１に記載のパルス発生回路において、前記パルス発生回路は、各々変換特性の異なる複数の前記制御電圧変換部を含み、前記第１の制御電圧の電圧値に基づき複数の前記制御電圧変換部の中から１つの前記制御電圧変換部に切り替えて前記第２の制御電圧を生成することを特徴とするパルス発生回路。
【請求項４】
請求項１に記載のパルス発生回路において、前記パルス発生回路は、各々変換特性の異なる複数の前記制御電圧変換部を含み、外部温度に基づき複数の前記制御電圧変換部の中から１つの前記制御電圧変換部に切り替えて前記第２の制御電圧を生成することを特徴とするパルス発生回路。
【請求項５】
請求項１に記載のパルス発生回路において、前記パルス発生回路は、各々変換特性の異なる複数の前記制御電圧変換部と、前記第１の電圧制御発振器に入力する前記第１の制御電圧を変移させることにより前記第１の制御電圧と前記第１の出力信号の周波数との特性を測定する第１測定部と、前記第２の電圧制御発振器に入力する前記第２の制御電圧を変移させることにより前記第２の制御電圧と前記第２の出力信号の周波数との特性を測定する第２測定部と、前記第１測定部の測定結果と前記第２測定部の測定結果とを記憶する記憶部と、を含み、前記記憶部に基づき複数の前記制御電圧変換部の中から１つの前記制御電圧変換部に切り替えて前記第２の制御電圧を生成することを特徴とするパルス発生回路。
【請求項６】
請求項１から５のいずれか一項に記載のパルス発生回路を備えたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００９−２６０７６６（Ｐ２００９−２６０７６６Ａ）
【公開日】平成２１年１１月５日（２００９．１１．５）
【国際特許分類】
【出願番号】特願２００８−１０８６１９（Ｐ２００８−１０８６１９）
【出願日】平成２０年４月１８日（２００８．４．１８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２１年１１月５日（２００９．１１．５）
【国際特許分類】
【出願日】平成２０年４月１８日（２００８．４．１８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]