【課題】無線通信機器における局部発振器を提供する。
【解決手段】局部発振器が位相ロック・ループを含む。位相ロック・ループは電圧制御発振器２３と新規のＶＣＯ制御回路２７を含む。ＶＣＯ制御回路はプログラム可能で設定可能であることが出来る。１つの例では、前記ＶＣＯの電力状態を変更するために、命令が前記ＶＣＯ制御回路に受信される。命令は、セルラー電話における無線チャネル状態の検出された変化（例えば、信号対雑音判定の変化）に応答して、他の回路によって発せられる。応答して、ＶＣＯ制御回路は、ＰＬＬのループ帯域幅を徐々に拡大し、次に該ＶＣＯバイアス電流を徐々に変更して該ＶＣＯ電力状態を変更し、そして次にＰＬＬのループ帯域幅を縮小して元の帯域幅に戻す、制御信号を出力する。ＰＬＬ帯域幅を拡大すること、ＶＣＯ電力状態を変更すること、及びＰＬＬ帯域幅を縮小すること、の全過程はＰＬＬがロックされたままで行われる。 （もっと読む）

【課題】基準周波数信号を用いることなく、温度変動、電源電圧変動および回路定数のばらつきにかかわらず高精度な発振周波数を得る。
【解決手段】出荷検査時において、発振動作の環境温度と電源電圧を変化させながら発振周波数が目標周波数に一致するのに必要な抵抗５の抵抗値を順次求め、環境温度と電源電圧に対して当該抵抗値を対応付けたデータテーブルをメモリ１８に記憶する。ＣＲ発振回路の実際の使用状態では、制御回路１７は、所定の制御周期ごとに温度検出回路１５と電源電圧検出回路１６から電圧Ｖａ、Ｖｂを入力しＡ／Ｄ変換する。メモリ１８に予め記憶されたデータテーブルから電圧Ｖａ、Ｖｂに対応した抵抗５の抵抗値を読み出し、抵抗５の抵抗値Ｒが当該読み出した指定値に等しくなるようにスイッチ７ａ〜７ｃを切り替える。 （もっと読む）

【課題】アパーチャディレイをより小さくするアパーチャディレイ調整機能を有するサンプリングクロック生成回路を提供する。
【解決手段】ＳＳＣＧ１１からの出力クロック信号に対して所定の遅延量だけ遅延してサンプリングクロック信号を発生してサンプリングホールド回路に供給する、遅延回路２１，２２及びクロック発生器２３からなるサンプリングクロック生成手段と、ＳＳＣＧ１１の出力クロック信号に基づいて生成されたＣＣＤ駆動クロック信号と、上記サンプリングクロック信号とを位相比較して位相比較結果を出力する遅延型フリップフロップ２４と、上記位相比較結果に基づいて、上記駆動クロック信号と上記サンプリングクロック信号との位相差が実質的にゼロとなるように上記サンプリングクロック生成手段の遅延量を制御する制御ロジック回路２０とを備えた。 （もっと読む）

【課題】入力信号と出力信号の位相差の増大を抑制すること。
【解決手段】本発明の半導体装置は、縦続接続された複数の遅延素子を用いて、入力信号と出力信号の位相を合致させるロック調整動作を行うＤＬＬ回路と、リファレンス電位を基準として生成した出力電圧を、複数の遅延素子に供給する遅延素子用電源回路と、出力電圧がリファレンス電位の一定範囲内にあるか否かを検出し、出力電圧が一定範囲内にない場合、ロック調整動作を停止させるＤＬＬ動作信号をＤＬＬ回路に出力する検出回路と、を有する。 （もっと読む）

【課題】電源電圧依存性が小さい電圧電流変換回路及びこれを備えたＰＬＬ回路を提供する。
【解決手段】電圧電流変換回路は、第１電圧が供給される第１導電型のトランジスタで構成され、第１電流に基づいて第２電流を生成するカレントミラー回路と、前記第１電流が流れる第２導電型の第１のトランジスタと、一端が前記第１のトランジスタのソースに接続され、他端に第２電圧が供給され、入力された制御電圧に応じて抵抗値が変化する可変抵抗と、前記第２電流が流れ、ドレインとゲートとが前記第１のトランジスタのゲートに接続され、ソースに前記第２電圧が供給され、ゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌが前記第１のトランジスタの比Ｗ／Ｌより小さい第２導電型の第２のトランジスタと、前記第１電流または前記第２電流に基づいて出力電流を出力する電流出力部と、を備える。 （もっと読む）

【課題】デジタルＤＬＬ回路における消費電力を低減するとともに、ノイズによる電源電圧の変動の影響を軽減することが可能な半導体装置を提供すること。
【解決手段】デジタルＤＬＬ回路を備える半導体装置において、位相比較の間欠間隔を設定する間欠間隔設定回路を設ける。間欠間隔設定回路による間欠間隔の設定は、外部から入力される設定信号に基づいて制御する。これにより、ノイズによる電源電圧の変動の影響を軽減し、平均化された遅延素子の段数の調整が可能となる。 （もっと読む）

【課題】低電圧動作が可能なＰＬＬ回路を提供する。
【解決手段】フィルタ用キャパシタの一端が入力される電圧制御発振器と、前記電圧制御発振器の出力が入力され、フィードバック信号を出力するｎ分周器と、基準信号と前記フィードバック信号との位相差に応じた電圧パルスを出力する位相周波数比較器と、前記電圧パルスに基づき、前記フィルタ用キャパシタを充放電するチャージポンプとを備え、前記チャージポンプは、前記フィルタ用キャパシタの一端に接続される充放電用容量を備える。 （もっと読む）

【課題】外部電源電圧のレベル変動とは関係なく安定的に遅延固定動作を行う遅延固定ループ回路を提供する。
【解決手段】外部電源電圧のレベルを検出する電圧レベル検出部２８０と、ソースクロック及びフィードバッククロックの位相を比較する位相比較部２００と、電圧レベル検出部２８０の出力信号に応じて、第１および第２遅延ユニット単位のうち何れか一方を開始遅延ユニット単位として、他方を連結遅延ユニット単位としてそれぞれ指定し、位相比較部２００の出力信号に応答して、遅延量が、所定の遅延量までは前記開始遅延ユニット単位で、前記所定の遅延量以後には前記連結遅延ユニット単位で前記ソースクロックを遅延させ、遅延固定クロックＤＬＬＣＬＫとして出力するクロック遅延部２２０と、前記遅延固定クロックに前記ソースクロックの実際の遅延条件を反映して、前記フィードバッククロックとして出力する遅延複製モデル部２４０とを備える。 （もっと読む）

【課題】リファレンス信号が取得できなくなっても長時間にわたって高精度な基準周波数信号を出力可能で、使用温度範囲が広く、安価な基準周波数発生装置を提供する。
【解決手段】基準周波数発生装置１１は、ＧＰＳ受信機２１と、ＰＬＬ回路３１と、検出器２８と、記憶部２９と、制御部２２と、を備える。ＰＬＬ回路３１は、ＧＰＳ受信機２１からのリファレンス信号に基づいて得られた同期制御信号に基づき、デジタル制御発振器２６を制御する。記憶部２９には、同期制御信号の制御値と、そのときの電圧値及び温度と、の対応関係が記憶されている。リファレンス信号が得られない場合、制御部２２は、前記対応関係と、検出器２８が検出した電圧及び温度と、に基づいて自走制御信号を決定し、デジタル制御発振器２６を制御する。 （もっと読む）

【課題】電圧制御発振器のための補償回路を提供する。
【解決手段】電圧制御発振器（ＶＣＯ）の電圧を制御するために使用され得る回路は、第１の比較器、第２の比較器、アキュムレータ、及び出力装置を備え得る。第１の比較器は、制御電圧が高電位側しきい値電圧より高い場合に第１のパルス信号を出力する。第２の比較器は、制御電圧が低電位側しきい値電圧より低い場合に第２のパルス信号を出力する。アキュムレータは、もし第１のパルス信号が受信されるならばスイッチ制御信号の値を増加させ、もし第２のパルス信号が受信されるならばスイッチ制御信号の値を減少させる。出力装置は、スイッチ制御信号の値に応じてＶＣＯの制御電圧を補償する補償電圧を生成する。 （もっと読む）

【課題】プロセス、電圧、温度、補償回路、および連続的に遅延量を発生させる方法を提供する。
【解決手段】補償回路は２つの遅延線を含んでおり、各遅延線が遅延出力を供給する。２つの遅延線は、それぞれが多数の遅延エレメントを含み、その結果として１つ以上の電流枯渇型インバータを含む場合がある。遅延線の数は、２つの遅延線間で異なる場合がある。遅延出力は、２つの遅延出力に基づくオフセットパルスを決定した後、オフセットパルスの電圧を平均し、遅延量を決定する合成回路に供給される。遅延量は、１つ以上の電流または電圧となる場合があり、メモリバスドライバ、動的ランダムアクセスメモリ、同期ＤＲＡＭ、プロセッサ、あるいは他のクロック回路のようなアプリケーション回路の入力信号または出力信号に適用されるＰＶＴ補正量を示す。 （もっと読む）

【課題】ロック状態を維持したまま、発振周波数のVCO制御電圧特性を粗調整する。
【解決手段】VCO６３は、トランジスタを内蔵し、入力されたVCO制御電圧に対応する発振周波数を発生させ、LPF１３１a乃至１３１dは、VCO６３が内蔵するトランジスタのゲートに、予め決められた変化率でトランジスタのゲート電圧を変化させる入力電圧を入力し、VCO制御電圧に対する、発振周波数のVCO制御電圧特性を粗調整する。本発明は、例えばPLL回路やCDR回路に適用することができる。 （もっと読む）

【課題】ＰＶＴに依存せずに安定した周波数を出力する。
【解決手段】出力する第１の出力信号Ｖｆ１の周波数を第１の制御電圧ＶＣ１で制御する第１の電圧制御発振器１１と、第１の出力信号Ｖｆ１及び基準信号ＣＬＫに基づき第１の出力信号Ｖｆ１の周波数を一定に維持する第１の制御電圧ＶＣ１を生成する制御電圧生成部１３と、を含む位相同期回路１０と、出力する第２の出力信号Ｖｆ２の周波数を第２の制御電圧ＶＣ２で制御する第２の電圧制御発振器２０と、第１の制御電圧ＶＣ１に基づき第２の出力信号Ｖｆ２の周波数を一定に維持する第２の制御電圧ＶＣ２を生成する制御電圧変換部３０と、を含むパルス発生回路１。 （もっと読む）

【課題】ＣＲ発振回路に温度変化や経年変化が生じても正確な周波数を持つクロック信号を生成する。
【解決手段】ＣＲ発振器１２の温度を示すＡ／Ｄ変換値とＣＲ発振回路８の逓倍数を決める逓倍数設定値ＦＭＵＬＲとを対応付けてＥＥＰＲＯＭ３に記憶し、Ａ／Ｄ変換値（検出温度Ｔ）に応じた逓倍数設定値ＦＭＵＬＲを読み出してＣＲ発振回路８のレジスタに設定する。通信回路７が同期信号を受信するごとにクロック信号ＣＬＫを計数して１ビット長を計測し、その計数値ＸＡと正規の１ビット時間に対する基準周期に基づく基準計数値ＸＢとに基づいて逓倍数設定値ＦＭＵＬＲを補正し、補正後の逓倍数設定値ＦＭＵＬＲを検出温度Ｔに対応させてＥＥＰＲＯＭ３に書き込む。 （もっと読む）

【課題】分周器の広帯域かつ低電圧動作を保障する。
【解決手段】信号分配装置は、第２制御信号に従って動作し、参照周波数に従って発振周波数を調整する調整部を有する位相同期ループ回路１０１と、電流源負荷を有し、前記調整部によって調整された発振周波数を分周してＩ／Ｑ信号を生成する分周器１０２と、第１制御信号に従って自走発振周波数を生成する自走発振周波数生成器１０５と、前記参照周波数と前記自走発振周波数を比較する比較部１０３Ａ及び前記比較部１０３Ａの比較結果に従って前記第１制御信号又は前記第２制御信号を生成する制御部１０３Ｂを有する自走発振周波数制御回路１０３と、前記分周器１０２によって生成された前記Ｉ／Ｑ信号を用いて送信又は受信を行う通信回路１０４と、を備えている。 （もっと読む）

【課題】プロセス条件、電源電圧、温度の変動によらず、微小な位相をプログラマブルに調整できる位相補間器を提供する。
【解決手段】ＰＬＬ回路のフィードバック信号（ＦＢＣＬＫ）に非等間隔なクロックを入力し、ＰＬＬ回路が本来備える位相合せ機能により、基準信号ＲＥＦＣＬＫとフィードバック信号ＦＢＣＬＫ間に微小な位相差を与え、かつ、アップ、ダウン電流が等しいチャージポンプ（ＣＰ）回路を用いてプロセス条件、電源電圧、温度依存性が無い位相差を実現する。 （もっと読む）

【課題】 ＰＶＴ変動に起因して周波数変調プロファイルが変化することを防止することができるスペクトラム拡散クロックジェネレータを提供する。
【解決手段】 入力クロックＣＬＫＩＮと出力クロックＣＬＫＯＵＴの位相を位相比較記３０で比較し、その比較結果信号ＰＯに基づいて制御回路２０で新たな遅延パターンを算出し、その新たな遅延パターンに従って１クロックパルス毎に遅延セル１１＿０，１１＿１，１１＿２，１１＿３，…，１１＿Ｎ−２，１１＿Ｎ−１，１１＿Ｎの段数を切替信号Ｓ[０]，Ｓ[１]，Ｓ[２]，Ｓ[３]，…，Ｓ[Ｎ−２]，Ｓ[Ｎ−１]，Ｓ[Ｎ]により切り替えながら入力クロックＣＬＫＩＮを入力させて周波数変調を行なう。 （もっと読む）

【課題】プロセス条件、電源電圧、温度等の変動によらず、入力クロックの位相シフトの調整ができ、かつ、従来のＤＬＬ回路を用いた場合と比較して占有面積の小さいクロック位相シフト回路を提供する。
【解決手段】入力クロックを遅延させる遅延回路の遅延セルと同一の遅延セルで構成されたリングオシレータを用いて、入力クロックのｍ周期分の発振出力をカウントし、入力クロックの１周期分の遅延セル段数を計算して位相シフト量分の遅延セル段数を設定する。 （もっと読む）

【課題】温度および電圧などの周辺環境の変化に依存せずに常に一定の周波数を有する発振信号を出力する、シュミットトリガーを用いたオシレータを提供すること。
【解決手段】シュミットトリガーを用いたオシレータは、一定の大きさの電流を発生する定電流発生部３１０と、定電流発生部３１０が発生した電流をミラーリングする電流ミラーリング部３３０と、電流ミラーリング部３３０を介して印加される電流を供給および遮断するための制御部３２０と、制御部３２０から供給される電流を充電するキャパシタＣと、キャパシタＣに充電された電圧が印加されて、ハイまたはローレベルの電圧を出力するシュミットトリガー部３４０と、シュミットトリガー部３４０から出力された電圧を遅延して出力する電圧遅延部３５０と、を備える。 （もっと読む）

【課題】位相雑音特性が良好で、かつ低消費電力、小型化に適した発振装置を提供すること。
【解決手段】固定電圧Ｖｒｅｆが印加される第１の端子と、可変電圧Ｖｃが印加される第２の端子と、前記第１の端子と前記第２の端子との間に直列接続された、抵抗値ｒのｍ個の抵抗器及び抵抗値ＲＩＮの入力抵抗器と、前記ｍ個の抵抗器のうちｎ個の抵抗器を選択するための複数のスイッチと、制御電圧を出力する第３の端子と、を有する抵抗切替部と、前記複数の抵抗器に流す定電流の電流値Ｉｏｆｆを設定し当該定電流を供給する電流供給部とから構成され、｛Ｖｒｅｆ＋ｎ×ｒ×［（ＶＣ−Ｖｒｅｆ）／（ｍ×ｒ＋ＲＩＮ）］｝で与えられる第１の電圧と、｛−（ｎ×ｒ×Ｉｏｆｆ）｝で与えられる第２の電圧との重ね合わせにより規定される第３の電圧を、前記第３の端子から制御電圧として出力する。 （もっと読む）