【課題】巨大磁気抵抗効果接合部を有する発振回路を提供する。
【解決手段】巨大磁気抵抗効果を有する接合部を基盤とした発振器。発振器は電流が横断する巨大磁気抵抗効果を有するｎ個（ｎは、１以上の整数）の基本接合部のグループを２つ備え、２つのグループ各々における接合部は直列接続され、かつそれぞれの主電流（Ｉ_０）によってエネルギーを得、両グループの端子の両端間の電圧が加算されることにより発振回路の出力Ｓにおいて電圧を供給する。第１のグループの１個以上の接合部の端子の両端間の電圧は位相比較器ＰＨＣの第１の入力Ｅ１に印加され、他方のグループの１個以上の接合部の端子の両端間の電圧は位相比較器の別の入力Ｅ２に印加される。位相比較器は２つの出力Ｓ１、Ｓ２において、入力に印加された電圧間の平均位相差によって決まる同じ振幅で逆符号の二次電流＋ｉ、−ｉを供給する。 （もっと読む）

【課題】起動時にＴＤＣにキャリブレーション処理を加えることで、時間分解能のばらつきが発生することを防ぎ、合わせて、遅延用の素子の冗長度を減らすことで回路規模の増大を防ぐ手段を提供する。
【解決手段】電源投入時等に多相発振器型ＴＤＣであるＰＤＣ＿ｃ及びバーニア型ＴＤＣであるＰＤＣ＿ｆのキャリブレーションを実行する。キャリブレーション時にはＰＤＣ＿ｆに入力するタイミング入力を参照クロックＣＬＫ＿ＲＥＦからＤＣＣＯの出力信号のうち一つを選択する。またデータは、先のＤＣＣＯの出力信号に隣接し、位相が進んだ出力信号とし、その間の遅延を導出する。これを全出力信号繰り返すことで、ＤＣＣＯの出力信号1周期を導出する。 （もっと読む）

【課題】集積回路上に構成可能で、容量可変比率が大きくかつＱ値が高く、ＶＣＯを構成した時に直線性の高い制御電圧と発振周波数の関係を実現する電圧可変型容量を提供すること。
【解決手段】下部電極を共通接続した複数のＭＯＳ型容量素子（CM1〜CMn）と、該複数のＭＯＳ型容量素子の上部電極に一端を接続し、他端を共通接続する同数の非電圧可変型容量（C1〜Cn）と、これらのＭＯＳ型容量素子と非電圧可変型容量の接続点に夫々異なる固定バイアス電圧を与える手段（VB1〜VBn及び抵抗）により構成され、前記複数のＭＯＳ型容量の共通接続された下部電極に制御電圧を加える。 （もっと読む）

【課題】 発振周波数の可変幅が大きい電圧制御発振器を実現する。
【解決手段】 リング発振器を差動インバータで構成し、テイル電流と負荷電流を制御する。
差動インバータの出力をＰＭＯＳトランジスタとＮＭＯＳトランジスタでスイッチングし、出力電圧をクリッピングトランジスタで制限する。
出力振幅を反転増幅回路によって与えられる周波数制御電圧に応じて変化させる。 （もっと読む）

【課題】可変容量ダイオードの最小サイズに制限を有する半導体集積化プロセスによる複数のバッファ回路を用いたＶＣＯにおいて、制御電圧の変化に対する発振周波数の変化を必要に応じて小さくできるようにしたバッファ回路を提供すること。
【解決手段】カスコード接続されたトランジスタＱ１〜Ｑ４とＬ１、Ｌ２ インダクタＬ１、Ｌ２により形成されているバッファ回路において、時定数回路素子を構成する可変容量ダイオードＤ１、Ｄ２をトランジスタＱ３、Ｑ４のソース端子側に接続したもの。基本動作上でトランジスタＱ３、Ｑ４のソース端子の電圧変動が小さくなるので、電圧制御端子Ｖcont１に印加する電圧を変化させたときの可変容量ダイオードＤ１、Ｄ２による静電容量の変化が小さくなる。制御電圧の変化に対して静電容量の変化が小さくなれば、ＶＣＯに適用したときに制御電圧の変化に対する発振周波数の変化が抑制され、安定度が向上する。 （もっと読む）

【課題】広周波数範囲で動作可能であり、電圧制御発振器のゲインを低減させることができる位相ロックループ回路を提供する。
【解決手段】リファレンスクロック信号及びフィードバッククロック信号の位相差を検出する位相差検出器（１０１）と、制御電圧を保持するコンデンサ（１１７）と、前記検出された位相差に応じて、前記コンデンサを電源電圧又は基準電位に接続するチャージポンプ回路（１０２）と、前記制御電圧に応じた発振周波数の出力クロック信号を生成し、前記出力クロック信号又は前記出力クロック信号に応じた信号を前記フィードバッククロック信号として前記位相差検出器に出力する電圧制御発振器（１０４）とを有し、前記電圧制御発振器は、４段の差動リングオシレータ（１３１〜１３４）と、前記４段の差動リングオシレータの異なる段で出力されるクロック信号の排他的論理和信号を出力する第１の排他的論理和回路（１２７）とを有する。 （もっと読む）

【課題】本発明は、入力信号の周波数が可変されも可変された入力信号の周波数により発振信号の周波数を可変する周波数可変オシレータに関するものである。
【解決手段】本発明は、入力信号の電圧レベルを事前に設定された範囲の電流レベルに変換する電圧電流変換回路と、上記電圧電流変換回路からの電流レベルにより周波数を可変して発振する発振回路を含むことを特徴とする。 （もっと読む）

【課題】簡単なデューティサイクル制御と、広い周波数レンジと、簡単な周波数調整構成と、低消費電力を備え、集積回路に組み込まれ、且つ、その集積回路を複雑にすることのない多相出力を有する可変周波数多相発振器を提供する装置および方法を提供すること。
【解決手段】多相信号を供給するための可変周波数多相発振器が開示される。この可変周波数多相発振器は、相関器、複数の遅延セル、およびＮＯＲ回路を備える。上記相関器のそれぞれは、電流供給部、キャパシタ、コンパレータ、スイッチ、及び論理ユニットを備える。上記複数の遅延セルは、大きな周波数レンジの範囲内で相が相関性を有する多相信号を発生させる。上記多相信号の周波数とデューティサイクルは調整可能である。 （もっと読む）

【課題】誤動作防止能力を有しつつ、休止期間の短い入力パルスの周期と同一の周期を有するパルスを出力する能力を向上することができる比較回路を提供する。
【解決手段】比較回路１０は、入力パルス信号の切り替わりに応じて、充放電電流により容量１０５を交互に充放電する充放電回路１００と、容量１０５の容量電圧（Ｃｓｉｇ）と、第１の閾値電圧（Ｖｔｈ１）、および第１の閾値電圧よりも大きい第２の閾値電圧（Ｖｔｈ２）とをそれぞれ比較することによって、比較結果に応じたパルス信号を生成し、該パルス信号を出力パルス信号のレベルを切り替える信号として出力信号生成回路５５０に出力するコンパレータ回路２００と、上記生成されたパルス信号から、充放電回路１００の充放電電流の電流値を調整する信号を生成して充放電回路１００に出力することにより、充放電電流の電流値を調整する論理処理回路３００とを備える。 （もっと読む）

【課題】ノイズが発生しても安定した周期の信号を供給する発振回路を提供する。
【解決手段】図１の発振回路において、ＲＳフリップフロップ回路１０８のＳ端子には、第１のコンデンサ１０２の電圧Ｖ１が基準電圧Ｖｓｔより高くなると、ハイレベルの信号が入力される。ＲＳフリップフロップ回路１０８のＲ端子には、第２のコンデンサ１０３の電圧Ｖ２が基準電圧Ｖｓｔより高くなると、ローレベルの信号が入力される。第１のコンデンサ１０２は、第１の充放電制御回路１０９の制御により、出力信号Ｑがハイレベルの時に放電状態となり、出力信号Ｑがローレベルの時に充電状態となる。第２のコンデンサ１０３は、第２の充放電制御回路１１０の制御により、反転出力信号ＱＢがハイレベルの時に放電状態となり、反転出力信号ＱＢがローレベルの時に充電状態となる。 （もっと読む）

【課題】多相電子オシレータのノイズ特性及び電力消費特性を改善し、発振方向を動作中に反転可能にすること。
【解決手段】多相オシレータは、複数のノードによりループ状に直列に結合された複数の遅延段を有する。ループは同数の割り当てノードを有する２つの同心状の遅延段をもたらすように折り畳まれる。第２の複数の負性抵抗素子が用意され、各素子は第１同心状リングのノードに結合される第1出力と、第２の同心状リングのノードに結合される第２出力とを有する。そのような出力の各々は、第１及び第２電圧レベル間で切り替わり、電圧レベル間の遷移の少なくとも一部の間に負性抵抗をそこに結合された信号に与える。素子の出力は逆の電圧レベルに切り替わる。この構成により高電圧パルスが遅延段のループに沿って伝搬し、低電圧パルスが遅れて伝搬する。パルスの伝搬方向を制御する回路も開示される。 （もっと読む）

【課題】 簡単な構成により高周波数で低ジッタの基準周波数信号を形成するＶＣＯを含む半導体集積回路装置を提供する。
【解決手段】 制御電圧を受ける第１導電型の第１ＭＯＳＦＥＴのドレイン電流を受ける第２導電型のＭＯＳＦＥＴからなる第１電流ミラー回路と、上記第１電流ミラー回路の出力電流を受ける第１導電型のＭＯＳＦＥＴからなる第２電流ミラー回路と、上記第２電流ミラー回路の出力電流に基づいて動作電流が制御される複数の増幅回路からなるリングオシレータとを備え、上記第２電流ミラー回路は、制御信号により入出力電流比が切り替えられてなり、上記リングオシレータのジッタが許容値を満足するよう範囲で最大入出力電流比を設定する。 （もっと読む）