【課題】過電圧保護回路を提供することを課題とする。
【解決手段】過電圧保護回路であって、電圧源とポータブル電子デバイスの間に提供された入力電圧が該ポータブル電子デバイスの許容定格耐電圧を超えないように設計する過電圧保護（ｏｖｅｒｖｏｌｔａｇｅ ｐｒｏｔｅｃｔｉｏｎ）を提供する。該回路は入力ユニットを通じて該電圧源から発生した入力電圧を受け、該入力電圧が分圧モジュールを通じて分圧電圧を生成することで、電圧安定モジュールが第１のスイッチングユニットを短絡状態、或いは、開路状態に入ることができる第１の制御信号を生成させ、また間接的に第２のスイッチングユニットを該第１のスイッチングユニットと逆の短絡状態、或いは、開路状態に入るよう制御し、該入力電圧が該定格電圧を上回った時、該第２のスイッチングユニットを通じて該入力電圧を該ポータブル電子デバイスに供給停止することで、温度の影響を受けることなく過電圧保護を実現できる。 （もっと読む）

【課題】制御電源電圧が低下した場合においても、半導体デバイスの熱破壊を防止することが可能なパワーモジュールを提供する。
【解決手段】パワーモジュール１００は、半導体デバイス１０のＩＧＢＴ１１を駆動する駆動回路２０と、ＩＧＢＴ１１のコレクタ電流がトリップレベルに達したときにＩＧＢＴ１１の保護動作を行う保護回路３０と、駆動回路２０に供給される制御電源電圧Ｖ_Dを検出する制御電源電圧検出回路４０とを備える。保護回路３０は、制御電源電圧Ｖ_Dが所定値よりも低くなると、センス抵抗を抵抗Ｒ₁から抵抗Ｒ₁，Ｒ₂の直列回路に切り替えることで、トリップレベルを下げる。 （もっと読む）

【課題】パワーデバイス（メインスイッチＭ）のゲートの印加電圧をバッテリ１２の正電圧より高い電圧と負電圧との双方の電圧とする場合、電源装置の小型化が困難なこと。
【解決手段】バッテリ１２、端子Ｔ３、スイッチング素子ＳＷ１、コンデンサＣ、スイッチング素子ＳＷ２、逆流防止用ダイオードＤ１、端子Ｔ１および充電用抵抗体１４によって、メインスイッチＭのゲート充電経路が構成される。また、放電用抵抗体１６、端子Ｔ２、逆流防止用ダイオードＤ２、スイッチング素子ＳＷ３、コンデンサＣ，スイッチング素子ＳＷ４、および端子Ｔ４によって、メインスイッチＭのゲート放電経路が構成される。さらに、端子Ｔ３、スイッチング素子ＳＷ６、逆流防止用ダイオードＤ４、コンデンサＣ、逆流防止用ダイオードＤ３、スイッチング素子ＳＷ５および端子Ｔ４によって、コンデンサＣの充電経路が構成される。 （もっと読む）

【課題】製造コストを抑制しつつ、カラー発光及び白色発光の双方を行うことのできる光源駆動装置を実現する。
【解決手段】駆動装置１０は、ＬＥＤ１００、２００、及び３００に対して電流を供給可能な電流供給部１５と、ＬＥＤ１００及び２００にそれぞれ接続された抵抗１３及び抵抗１４と、電流供給部１５を、上記複数のＬＥＤの何れか１つに対して、抵抗１３及び抵抗１４を介することなく選択的に接続または遮断するスイッチ部１１と、電流供給部１５を、上記抵抗が接続された各ＬＥＤに対して、上記抵抗を介して接続または遮断するスイッチ部１２と、を備えており、第１の発光モードにおいて、上記複数のＬＥＤの何れか１つをスイッチ部１１により電流供給部１５に接続し、第２の発光モードにおいて、スイッチ部１２を接続状態に設定すると共に、上記抵抗が接続されていないＬＥＤをスイッチ部１１により電流供給部１５に接続する。 （もっと読む）

【課題】大電流を制御可能なスイッチング回路において、部品点数を少なくしたコンパクトな構成にて、スイッチング損失を低減するとともにサージ電圧を抑制することができるスイッチング回路を提供する。
【解決手段】高電圧ラインＬ１と低電圧ラインＬ２との間においてＭＯＳＦＥＴ３０，３１，３２，３３が並列接続され、ゲート抵抗５０，５１，５２，５３の第１の端子がＭＯＳＦＥＴ３０〜３３のゲート電極に接続されている。ＭＯＳＦＥＴ３０，３１，３２，３３毎に設けられたゲート抵抗５０，５１，５２，５３の第２の端子がゲート電圧印加ラインＬ３を介してパルス発生回路６０と接続されている。パルス発生回路６０により、ゲート抵抗５０〜５３を介してＭＯＳＦＥＴ３０〜３３のゲート電極にパルス状のゲート電圧が印加される。ゲート電圧印加ラインＬ３と高電圧ラインＬ１との間の１箇所にコンデンサ７０が接続されている。 （もっと読む）

【課題】電源電圧が変動しても半導体デバイスのオン動作及びオフ動作を安定して駆動できる半導体デバイス駆動回路を得る。
【解決手段】ドライブ回路１０は、入力回路１１より得られる制御信号Ｓ１１に基づき、インバータＧ４から電源電圧ＶＣＣにより決定される“Ｈ”（オンレベル）、あるいは接地電圧ＧＮＤにより決定される“Ｌ”（オフレベル）の出力電圧ＶＯＵＴ１を駆動信号として半導体デバイスＱ１のゲートに出力する。基準電源部１４は抵抗Ｒ１及びＲ２の直列接続により、電源電圧ＶＣＣ，接地電圧ＧＮＤ間の電位差を所定の分圧比率（抵抗Ｒ１及びＲ２による抵抗比）で分圧して得られる電圧が基準電圧ＶＲＥＦ１として得られる。バッファ回路８は基準電圧ＶＲＥＦ１により決定される基準信号となる出力電圧ＶＯＵＴ２を半導体デバイスＱ１のソースに付与する。 （もっと読む）

【課題】電力用半導体素子の制御電極の短絡動作時の電圧を通常動作時の電圧と同じ値に制限し、安全で確実な遮断を行うことが可能な電力用半導体素子の駆動保護回路の提供を目的とする。
【解決手段】本発明の電力用半導体素子の駆動保護回路は、電力用半導体素子Ｆ１と、その制御電極を駆動する駆動回路と、電力用半導体素子Ｆ１の制御電極の電圧Ｖｇｅが一定値を超えないよう制限する電圧保護回路とを備える。電圧保護回路は、電力用半導体素子Ｆ１の制御電極にエミッタが接続されたゲート放電用トランジスタＴｒ１と、ゲート放電用トランジスタＴｒ１にベース電位を与える電圧発生回路Ｂ１とを備え、電圧発生回路Ｂ１は、電力用半導体素子Ｆ１の駆動正電源電圧ＶＤＤから、前記駆動回路における電圧降下ΔＶ１を超える電圧が電力用半導体素子Ｆ１の制御電極に印加されたときに、ゲート放電用トランジスタＴｒ１がオンできる電圧を出力する。 （もっと読む）

【課題】負荷を駆動するための定電流のばらつきを低減することができる負荷駆動装置を提供する。
【解決手段】シャント抵抗２０の一端側をオペアンプ３４の反転入力端子に接続し、シャント抵抗２０の他端側を基準電源３２を介してオペアンプ３４の非反転入力端子に接続する。シャント抵抗２０に流れる電流は、駆動回路３０内の第１スイッチング素子３５を介して負荷１０であるＩＧＢＴのゲートに流れるようになっている。これにより、基準電源３２の基準電圧の値をＶｒｅｆとし、シャント抵抗２０の抵抗値をＲｏｕｔとし、負荷１０に流れる定電流の値をＩｃとすると、Ｖｒｅｆ＝Ｒｏｕｔ×Ｉｃとなるようにオペアンプ３４が第１スイッチング素子３５のゲートをフィードバック制御する。これにより、シャント抵抗２０に流れる電流の大きさが一定に制御され、ひいては負荷１０に流す定電流のばらつきが低減される。 （もっと読む）

【課題】負荷駆動装置において負荷を駆動するためのスルーレートが狙い値となるように負荷駆動装置を製造する。
【解決手段】まず、半導体基板に第１基準電源３２、スイッチング素子３４、電流生成部３５、およびオペアンプ３３を備えた駆動回路３０を形成する。この場合、第１基準電源３２の第１基準電圧を調整することにより、負荷１０に流す定電流の大きさを調整する。続いて、電流生成部３５で生成されるテール電流が大きくなるようにテール電流のトリミングを行うことでオペアンプ３３のスルーレートを調整する。これにより、オペアンプ３３がスイッチング素子３４を駆動したときに負荷１０に流れる定電流が一定値に達するまでの定電流の立ち上がりの傾きを狙い値に調整することができる。 （もっと読む）

【課題】より確実に安定した減電圧監視を行うことが可能な減電圧リセット回路及び電源装置を提供する。
【解決手段】減電圧リセット回路１５は、ドレインがリセット信号出力端子Ｔ５に接続されたＮチャネル型の第１トランジスタ１５３と、ドレインがリセット信号出力端子Ｔ５に接続されたＮチャネル型の第２トランジスタ１５４と、監視対象電圧Ｖ１の供給を受けて動作し、監視対象電圧Ｖ１が第１閾値電圧を下回っているときに第１トランジスタ１５３をオンさせる第１監視部１５１と、監視対象電圧Ｖ１とは異なる駆動電圧Ｖ０の供給を受けて動作し、監視対象電圧Ｖ１が第１閾値電圧よりも低く第１監視部１５１の下限動作電圧よりも高い第２閾値電圧を下回っているときに第２トランジスタ１５４をオンさせる第２監視部１５２と、を有する。 （もっと読む）

【課題】高次高調波歪またはＩＭＤを低減可能な半導体集積回路装置および高周波モジュールを提供する。
【解決手段】例えば、アンテナ端子ＡＮＴと複数の信号端子Ｔｘａ，Ｒｘｂ，Ｒｘｃとの間にそれぞれ複数のトランジスタＱａ，Ｑｂ，Ｑｃを備えた所謂アンテナスイッチに対して、電圧供給回路ＶＤ＿ＢＫを設ける。電圧供給回路ＶＤ＿ＢＫは、電圧供給端子Ｖｄｄから前述した複数の信号端子Ｔｘａ，Ｒｘｂ，Ｒｘｃの中の少なくとも２つの信号端子（例えばＲｘｂ，Ｒｘｃ）に向けてそれぞれ抵抗素子Ｒａｄｄ１，Ｒａｄｄ２を介して電圧を供給する回路である。これによって、リーク等によって低下したアンテナ電圧Ｖａｎｔを上昇させることが可能となり、例えばオフ状態となっているトランジスタＱｂ，Ｑｃを深いオフ状態にすることが可能となる。 （もっと読む）

【課題】イネーブル信号をＨＩＧＨにしてから急速にスイッチングトランジスタをオンし、かつ突入電流を防止することが可能なスイッチングトランジスタの制御回路を提供すること。
【解決手段】イネーブル信号によりトランジスタＭ２はオフする。トランジスタＭ８はオフし、ノードＣ_Tの電位はグラウンドと等電位になり、反転器の出力ＡＣＴはＨＩＧＨとなり、トランジスタＭ９はオンする。イネーブル信号の反転信号によりトランジスタＭ５はオフし、トランジスタＭ３、Ｍ４、Ｍ６のゲート電位はＭ４とＩ_BIASで決まる電位Ｖ_BIASと等電位となってトランジスタＭ３、Ｍ４、Ｍ６はオンとなり、並列接続されたトランジスタＭ３、Ｍ６の能力に応じたＩ_GD（大）が流れる。トランジスタＭ１、Ｍ７は、電流Ｉ_GD（大）によって急速にゲート容量へ電荷が蓄えられて急速にオンになり、電流Ｉ_OUT、Ｉ_DETが流れる。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】電子回路１の半導体素子駆動回路１３は、ゲート抵抗２１と、電圧源２２と、ｄｉ／ｄｔ帰還部２３と、バッファ１１１と、を備えている。バッファ１１１は、従来良く使われる方式であるトランジスタ１１１ｔａ，１１１ｔｂで構成されるＩＧＢＴ駆動用のバッファ回路の少なくとも一部である。ｄｉ／ｄｔ帰還部２３は、トランス１２１と、抵抗１２２と、を備えている。即ち、トランス１２１が、ｄｉ／ｄｔ検出部及びゲイン部に対応する。なお、電圧源２２とバッファ１１１とを結ぶ経路に抵抗１２２が直列接続され、抵抗１２２の両端が、トランス１２１の２次側に接続されており、当該経路上の抵抗１２２の両端の間が、電圧源に対応する。 （もっと読む）

【課題】出力トランジスタの過電流を簡略な回路構成で抑制する。
【解決手段】半導体集積回路装置７０の過電流保護回路３０には、過電流検出部１と過電流制御部２が設けられる。過電流検出部１には、電流源１１乃至１３、ＮＰＮトランジスタＱ１乃至Ｑ３が設けられる。ＮＰＮトランジスタＱ１及びＮＰＮトランジスタＱ２は第１のカレントミラー回路を構成し、ＮＰＮトランジスタＱ２のコレクタ側から過電流検出信号Ｓｋｋを出力する。ＮＰＮトランジスタＱ１及びＮＰＮトランジスタＱ３は、第２のカレントミラー回路を構成し、ＮＰＮトランジスタＱ３のコレクタ側から過電流制御信号Ｓｋｓを過電流制御部２に出力する。過電流保護回路３０は、出力トランジスタＭＤＴ１に流れる過電流を出力トランジスタＭＤＴ１のソースと抵抗Ｒ１の間で検出して、過電流を抑制する。 （もっと読む）

【課題】スイッチング素子の発熱をおさえ、高効率のスイッチング回路を提供する。
【解決手段】入力端子２と出力端子３の間に設けたスイッチング回路１において、入力端子側に設けられた第１のスイッチング素子４と、第１のスイッチング素子の入力側に接続された第２のスイッチング素子５と、第２のスイッチング素子の入力側に接続された第３のスイッチング素子８と、を備え、第２のスイッチング素子５にて、第１のスイッチング素子４の入力信号の電流を強制的に引き抜き、更に、第３のスイッチング素子８にて、第２のスイッチング素子ゲート端子５に入力される電流を高速に引き抜くことによって、第１のスイッチング素子５の発熱量をおさえ、スイッチング回路１の効率を高めることができる。 （もっと読む）

【課題】プルアップ回路（バスホールド回路）の電源電圧Ｖｃｃ及び入力端子ＩＮに電位差が生じる場合でもリーク電流を発生させない手段を提供する。
【解決手段】パスホールド回路に制御端子ＣＮＴを設ける。この制御端子ＣＮＴの反転出力で動作するスイッチとしてＭＯＳＦＥＴ１３を備える。一方入力端子ＩＮと制御端子ＣＮＴの入力はＮＯＲゲート３１に入力され、このＮＯＲゲート３１の出力がパスホールド回路の入力端子・電源電圧間の接続を制御するＭＯＳＦＥＴ１２のゲート端子に入力される。ＭＯＳＦＥＴ１２及びＭＯＳＦＥＴ１３を直列に接続することで、入力端子・電源電圧間の接続をより制度よく制御し、リーク電流の発生を抑止する。 （もっと読む）

【課題】簡単な方法で５以上の電圧レベルを切り換えることができるスイッチギアセルを提供する。
【解決手段】ｎ＝５、７、９，．．．，であるｎ個の電圧レベルを切り換えるスイッチギアセルの第１及び第２の分岐回路１、２は、ｎ−１の直列接続された電力半導体スイッチと、直列接続された電力半導体スイッチ間のｐ＝ｎ−２電力半導体スイッチ接合点を有している。分岐回路１、２のカウント数ｘ＜(ｐ＋１)／２を有する電力半導体スイッチ間の接合点に接続された中間回路５の電力半導体スイッチ９は第１のキャパシタンス６に接続され、さらに第１又は第２の分岐回路１、２のカウント数ｘ＜(ｐ＋１)／２を有する電力半導体スイッチ間の接合点で第１のキャパシタンス６に接続される。中間回路５のさらに別の電力半導体スイッチ１０は第２のキャパシタンス７に接続され、第２のキャパシタンス７は第２の分岐回路２の電力半導体スイッチ接合点に接続される。 （もっと読む）

【課題】回路の大規模化を抑えながら適正な位相補償を実現する。
【解決手段】演算増幅器ＯＰ１と、サンプルホールド回路の入力ノードＮＩと、接続ノードＮＳとの間に設けられたサンプリング用スイッチ素子ＳＳと、接続ノードと、演算増幅器の第１の入力端子のノードであるサミングノードＮＥＧとの間に設けられたサンプリング用キャパシタＣＳと、演算増幅器の出力端子とサミングノードとの間に設けられた帰還用スイッチ素子ＳＦと、接続ノードと、演算増幅器の出力端子との間に設けられたフリップアラウンド用スイッチ素子ＳＡと、サンプリング用キャパシタのサミングノード側の端子ＮＣと演算増幅器の出力端子との間に設けられた位相補償用抵抗素子ＲＰと、を含む。 （もっと読む）

【課題】外部端子がオープン又は接地電圧Ｖｓｓに接続されてしまった場合でも、回路の発熱を防止でき、電流供給先である負荷回路の不具合の発生を防止することができる半導体装置を得る。
【解決手段】外部端子Ｔ１と抵抗Ｒ１との接続が遮断された場合、抵抗Ｒ１と接地電圧Ｖｓｓとの接続が遮断された場合、又は外部端子Ｔ１が接地電圧Ｖｓｓにショートした場合は、端子電圧検出回路３は、ローレベルの信号を出力してＰＭＯＳトランジスタＭ１１をオンさせ、発振回路４に対して発振を停止させて出力端からハイレベルの信号を出力させるようにした。 （もっと読む）

【課題】トランジスタのゲート電位をスレショルド電位未満に維持するための構成を備えるスイッチング回路において、ゲート電位の立ち上がりの遅延を抑制すること等。
【解決手段】電圧制御される主トランジスタと、グランド端子に接続され、前記主トランジスタのゲートスレショルド電圧よりもオン時ドレインーソース間電圧が低い副トランジスタと、第１の抵抗が設けられ、電源装置に接続される端子と前記主トランジスタのゲートとを接続する第１の電力ラインと、前記主トランジスタのゲートから前記副トランジスタへ流れる電流を選択的に許容する第２の電力ラインと、第２の抵抗が設けられ、前記端子と前記副トランジスタとを接続する第３の電力ラインと、を有し、前記第２の抵抗の抵抗値は、前記主トランジスタの容量と前記第１の抵抗の抵抗値の積を前記副トランジスタの容量で除した値よりも小さい値である、スイッチング回路。 （もっと読む）