ソフトスタートリセット機能を備えるパルス幅変調集積回路と共に使用するための回路であって、電圧基準と前記集積回路の共通端子との間に接続された分圧器と、前記集積回路のソフトスタートリセット端子に接続された第１の端子を有すると共に、前記分圧器のタップに接続された第２の端子を有するダイオードと、前記ダイオードの第２の端子と前記共通端子との間に接続されたソフトスタートコンデンサとを備え、それにより、前記集積回路の電源の起動時に、ソフトスタートコンデンサが、分圧器のタップによって充電されると共に、シングルイベントアップセット状態の場合において、前記集積回路の前記ソフトスタートリセット端子が、前記集積回路の共通端子と同じまたは近いレベルまで下げられるとき、前記ソフトスタートコンデンサが集積回路を通じて放電することを前記ダイオードが防止することを特徴とする。
（もっと読む）

【課題】 内部回路から出力される信号の駆動能力を高め、外部負荷に出力するバッファ回路において、容易にリンギングを抑制する。
【解決手段】 出力バッファ６０は、入力される信号の駆動能力を可変し、外部負荷９０に出力する。電圧モニタ回路７０は、出力バッファ６０から出力される信号を駆動能力制御回路５０にフィードバックする。駆動能力制御回路５０は、電圧モニタ回路７０から出力される信号に応じて、出力バッファ６０の駆動能力を制御する。これにより、外部負荷９０に出力する信号の状態に応じて、信号の駆動能力が制御されるので、回路上の伝送線路負荷定数の変更や、回路を構成している半導体装置の変更等、回路条件を変更することなく、容易にリンギングを抑制することができる。 （もっと読む）

【課題】 信頼性が高く、且つ、ゲート駆動ユニットの過電流時にも他のゲート駆動ユニットに影響を与えることなく実質的に切り離し可能な半導体電力変換装置の駆動回路を提供する。
【解決手段】 高周波入力電力を絶縁トランス２１を介して直流に変換するコンバータ部２２と、このコンバータ部２２の出力に設けられた過電流抑制回路２３と、この過電流抑制回路２３の出力を平滑するコンデンサ２５と、前記過電流抑制回路２２の出力を電源として半導体電力変換装置の１アームの電力用半導体素子１１を駆動するためのゲート電圧駆動回路２４とを備え、前記過電流抑制回路２３は、過電流保護素子２３１の正抵抗サーミスタ特性を用いてその出力電流が所定値以下となるように構成する。 （もっと読む）

【課題】 定電流回路におけるスタートアップ回路において、広温度範囲で動作するスタートアップ回路を実現する。
【解決手段】 電源とＰＭＯＳトランジスタ１０５のソース間にコンデンサ１０２を設ける事で、電流パスを直流的に完全切断する構成とし、高温時のＰＭＯＳトランジスタ１０５のリークによる、定電流回路の定電流値ずれを防止する。 （もっと読む）

【課題】チャージポンプ回路の出力電圧をＰＷＭ方式のフィードバック制御により安定に制御する。
【解決手段】直列に接続された第１及び第２の電荷転送用ＭＯＳトランジスタＭ１，Ｍ２と、第１及び第２の電荷転送用ＭＯＳトランジスタＭ１，Ｍ２の接続点に第１の端子が接続されたコンデンサＣ１と、クロックＣＬＫに応じたランプ電圧を発生する積分回路２１と、前記ランプ電圧と第２の電荷転送用ＭＯＳトランジスタＭ２からの出力電圧Ｖｏｕｔに応じた電圧とを比較する比較器１５と、前記クロックＣＬＫを１／２分周する分周器２２と、前記分周器２２の分周出力に応じて前記比較器１５の出力をマスクするナンド回路１６と、を備え、前記ナンド回路１６の出力を前記コンデンサＣ１の第２の端子に印加する。 （もっと読む）

【課題】出力ドライバ回路における出力レベルの変動に伴って生じる電源線の電位の変動を抑える。
【解決手段】実装配線により外部電源に接続された電源線aと、外部へ信号を出力する出力線xと、該電源線aと該出力線xにそれぞれドレインとソースが接続され、ゲートにはスイッチ12を介して信号が入力される出力トランジスタＱ1と、該電源線aの電位の変動を検出する検出器13を備え、該検出器13の出力により該スイッチ12の開閉を制御する。 （もっと読む）

【課題】 電流の流れる経路に対して影響を与えずに、電流を検出することのできる過電流防止回路を提供する。
【解決手段】 オペアンプ２とバイポーラトランジスタ３または電界効果トランジスタで構成される電圧供給回路１と、電圧供給回路からの電圧を供給する際に生じる出力電流が作る磁界を検出し、電圧を生じさせるホール素子を有し、ホール素子からの出力電圧を増幅するホール電圧増幅回路を有する電流検出回路（４、５、６）と、電流検出回路が出力する出力電圧と基準電圧を比較する比較回路７と、電圧供給回路を制御する制御電圧から比較回路からの出力電圧を減算し、減算した電圧を電圧供給回路へ入力する減算回路８とを備え、電圧供給回路は、減算回路からの電圧に応じた電圧を出力し、ホール電圧増幅回路からの電圧が、基準電圧を越えたときに、減算回路が制御電圧から、比較回路からの出力電圧を減算し、電圧供給回路からの電圧および電流を減少させる。 （もっと読む）

【課題】
電源電圧の立ち上がりが緩やかであっても、パワーオンリセット信号を生成することができる半導体装置を提供すること。
【解決手段】
本発明にかかる半導体装置は、電源電圧発生回路１１と、クロック生成回路１４と、パワーオンリセット回路１７とを備え、パワーオンリセット回路１７は、クロックパルスに応答してカウント動作するカウンタ回路と、カウンタ値に基づき、リセット信号を出力する出力回路とを備えるものである。 （もっと読む）

【課題】
ユーザの使い勝手を格段と向上し得る情報処理装置及びその設定方法を提案する。
【解決手段】
外部入力による各種の操作内容に応じた処理を実行する情報処理装置及びその設定方法において、それぞれ所定の操作内容が割り当てられた複数の操作子のうち指定された各操作子を操作禁止対象として設定して記憶しておき、続いて各操作子からの入力を無効にするための設定スイッチがオン状態で、かつ複数の操作子のうち任意の操作子からの入力があったとき、記憶された設定内容に基づいて、当該操作子が操作禁止対象であるか否かを判断した後、当該判断結果に基づいて、操作された操作子が操作禁止対象である場合には当該操作子からの入力を無効にする一方、操作された操作子が操作禁止対象でない場合には当該操作子からの入力を有効にするようにした。 （もっと読む）

【課題】複数の負荷回路を備えた回路で短絡接地が発生した場合に、短絡接地の発生した負荷回路のみを即時に遮断し、その他の負荷回路を継続して動作させることのできる半導体スイッチの制御装置を提供する。
【解決手段】半導体スイッチとしてのＭＯＳＦＥＴを備えた複数の負荷回路と、各負荷回路と直流電源ＶＢとを連結する電源配線２１とを備え、短絡接地が発生した際にＭＯＳＦＥＴを遮断する機能を具備した半導体スイッチの制御装置において、電源配線２１に発生する逆起電力を検出する逆起電力検出回路１２を有し、各負荷回路は、ＭＯＳＦＥＴの両端電圧ＶDSを検出するＶDS検出回路１３と、ＶDS検出回路にて、電圧ＶDSが所定のレベル以上となったことが検出され、且つ、逆起電力検出回路により、電源配線に所定の閾値以上の逆起電力Ｅ１が発生していると判断された際に、ＭＯＳＦＥＴを遮断する制御を行う制御手段１７とを備えたことを特徴とする。 （もっと読む）

【課題】 パワーダウン時のパワーダウンリセット信号のタイミング制御を容易にし、繰り返し電源をオン／オフした時の起動不良を防ぐことを課題とする。
【解決手段】 リセット回路は、電源検出回路とパワーダウン検出回路と出力回路とを有する。電源検出回路は、パワーオン及びパワーダウン時に電源電圧（ＶＤＤ）に応じた第１の電圧が第１のしきい値より大きいと第１の信号を出力し、低いと第２の信号を出力する。パワーダウン検出回路は、パワーダウン時に第２の信号が出力された後、電源電圧（ＶＤＤ）に応じた第２の電圧が第２のしきい値より小さくなると第３の信号を出力する。出力回路は、パワーオン時に第１の信号が出力されるとローレベルからハイレベルに変化するパワーオンリセット信号（ＰＯＲ）を出力し、パワーダウン時に第３の信号が出力されるとハイレベルからローレベルに変化するパワーダウンリセット信号（ＰＯＲ）を出力する。 （もっと読む）

【課題】 外付けの大容量のコンデンサを使用することなく電源瞬断時にデータを喪失しないように対策を施すことができるようにする。
【解決手段】 電圧保持回路Ｈがバッテリ電源電圧＋Ｂが低下したときにラッチ回路Ｒに供給される電源電圧を保持しているため、電源瞬断が発生したとしてもデータを喪失することなく対策を施すことができる。 （もっと読む）

【課題】短絡電流と突入電流の識別精度を高めると同時に、短絡電流の発生を検出するまでの判定時間をできるだけ短くすることにより、短絡電流発生時における回路の遮断を早め、半導体素子の電力損失及び温度上昇を最小限とすることのできる半導体スイッチの制御装置を提供する。
【解決手段】直流電源ＶＢと負荷１１との間に配置されたＭＯＳＦＥＴ（Ｔ１）を制御することにより負荷１１のオン、オフを制御すると共に、短絡電流が流れた際にＭＯＳＦＥＴ（Ｔ１）を保護する機能を具備した半導体スイッチの制御装置において、所定の閾値電圧を設定し、ＭＯＳＦＥＴ（Ｔ１）と、直流電源ＶＢとを結ぶ第１の配線に発生する逆起電力Ｅ１が閾値電圧よりも大きいか否かを判定する逆起電力検出回路１３と、逆起電力検出回路１３にて、逆起電力Ｅ１の大きさが閾値電圧よりも大きいと判定された際に、ＭＯＳＦＥＴ（Ｔ１）をオフとする制御を行う制御回路１２とを備える。 （もっと読む）

【課題】 チップ面積の増大を抑制し、且つアナログ・デジタル混在ＬＳＩにおける電源投入時でのロジック部の初期化を迅速に安定して行う。
【解決手段】 パワーオン・リセット回路１は、スタートアップ部４及びバンドギャップリファレンス発生部５からなるバンドギャップリファレンス回路２と、検出器３から構成されている。パワーオン・リセット回路１の動作は、まず、電源投入されると電源がスタートアップ部４及びバンドギャップリファレンス発生部５に供給される。次に、スタートアップ部４は動作を開始し、バンドギャップリファレンス発生部５にスタートアップ信号を出力する。続いて、バンドギャップリファレンス発生部５は、スタートアップ信号を入力し、回路動作をしてスタートアップ部４及び検出器３に検出信号を出力する。この検出信号を入力した検出器３はリセット信号をロジック部７に出力する。 （もっと読む）

第１ＮＭＯＳトランジスタ、第１ＰＭＯＳトランジスタ、第２ＮＭＯＳトランジスタ、第２ＰＭＯＳトランジスタ、第２ＰＭＯＳの第１ソース／ドレインに接続された第１バイアス電圧ノード、第１ＰＭＯＳトランジスタのゲートに接続された第３バイアス電圧ノード、第１ＰＭＯＳトランジスタのゲートに接続された第４バイアス電圧ノード、第１ＮＭＯＳトランジスタの第２ソース／ドレインを第１ＰＭＯＳトランジスタの第１ソース／ドレインに接続するプルアップノード、第２ＰＭＯＳトランジスタの第２ソース／ドレインを第２ＮＭＯＳトランジスタの第１ソース／ドレインに接続するプルダウンノード、入力ノード、第１ＰＭＯＳトランジスタの第２ソース／ドレインを第２ＮＭＯＳトランジスタの第２ソース／ドレインに接続する記憶ノード、出力ノード、入力データ値を入力ノードから第１ＮＭＯＳトランジスタのゲートと第２ＰＭＯＳトランジスタのゲートに制御可能に伝達するべく接続された入力スイッチ、及び保存されているデータ値を記憶ノードから出力ノードに制御可能に伝達するべく接続された出力スイッチを有する集積回路である。
（もっと読む）

ディスクドライブ・システムのボイスコイルモーター（２２）の位置決めドライバ（３２）が開示される。パルス幅変調される前段ドライバ（４６）が、ボイスコイルモーター（２２）を駆動するため「Ｈ」ブリッジに配置されるパワー・トランジスタ（５０ＰＨ、５０ＮＨ、５０ＰＬ、５０ＮＬ）に結合され、電力供給電圧（Ｖ_Ｍ）でバイアスがかけられる。パルス幅変調される前段ドライバ（４６）は、エラー増幅器（３６）からのエラー信号とランプ・クロック生成器（４８）で生成されるランプ・クロック信号（ＲＭＰ）との比較に従ってパワー・トランジスタ（５０ＰＨ、５０ＮＨ、５０ＰＬ、５０ＮＬ）を駆動する。ランプ・クロック生成器（４８）は、電力供給電圧（Ｖ_Ｍ）の変動に応答してランプ・クロック信号（ＲＭＰ）の高及び低限界を変調する制御回路を含む。高及び低限界のこの変調が、電力供給電圧（Ｖ_Ｍ）の変動に起因するパワー・トランジスタ（５０）の利得の変動を補償する。制御回路は、例えば、一定の周波数を維持するため、電力供給電圧（Ｖ_Ｍ）の変動に従ってランプ・クロック信号（ＲＭＰ）の勾配も変調し得る。
（もっと読む）

データ保持モードのために回路をパワー・ダウンする方法は、電源電圧ノードを能動状態の電源電圧レベルから非能動状態の電源レベルに変更する工程と、Ｐチャネル・デバイスのソースを電源電圧ノードに接続する工程と、Ｐチャネル・デバイスのバック・ゲートに保持用電源電圧レベルを供給する工程と、Ｐチャネル・デバイスのドレイン電圧を保持用電源電圧レベルとは異なる基準電圧レベルに変更する工程と、Ｐチャネル・デバイスのゲート電圧を基準電圧レベルに変更する工程とを含む。
（もっと読む）

【課題】誘導負荷５４の遮断時の誘導電圧の大きさを監視することにより、誘導負荷５４をフェイルセイフな方法で遮断する。
【解決手段】入力側の遮断信号２０，２２または２４を受信すれば少なくとも１つのスイッチング素子２６により負荷５４を遮断する。遮断時に負荷５４において誘導電圧Ｕ_ｉが発生するが、この誘導電圧Ｕ_ｉは閾値スイッチ３８，４０，４１，４４により制限されている。閾値スイッチ３８，４０，４２，４４は、監視回路６８，７０により監視されており、閾値スイッチ３８，４０，４２，４４の１つが故障すれば監視回路６８，７０において誤差信号が発生する。 （もっと読む）