【課題】出力信号のステップパルスに伴う、不要な電磁輻射ノイズを低減する。
【解決手段】乱数制御レジスタ１１は、乱数発生回路からの乱数データの出力のスタート（開始）、スタンバイ（待機）、ストップ（停止）、出力のタイミング等を制御するためのレジスタである。乱数発生回路１０から出力された乱数データは、立上り／立下り時間可変データレジスタ１２に格納される。立上り／立下り時間可変データレジスタ１２に格納されるデータは、乱数発生回路１０から順次発生される乱数データによって更新される。出力回路１３は、マイクロコンピュータの内部回路１４からの信号φを外部機器に出力するための回路であり、出力回路１３の出力信号の立上り／立下り時間は、立上り／立下り時間可変データレジスタ１２に格納された乱数データに応じて、可変制御されるようになっている。 （もっと読む）

【課題】ディエンファシス時と非ディエンファシス時の消費電流を一定にすることで、電源変動も一定となり、その結果ジッタの低減を可能にする出力装置を提供する。
【解決手段】入力されたデータを振幅制御して出力するデータ出力部１と、第１及び第２の振幅制御信号に基づいて伝送路に電流を重畳出力して伝送信号の振幅を制御する電流駆動部２と、第１及び第２の振幅制御信号に基づいて電流駆動部２との合計消費電流値が略一定となるように消費電流を制御するダミー電流駆動部３と、を備えて構成されている。 （もっと読む）

【課題】電圧制御形スイッチングデバイスに過電流異常時に、迅速に定電流パルス出力、定電圧パルス出力を停止できる電圧制御形スイッチングデバイスのゲート駆動装置を提案する。
【解決手段】定電流パルス出力または定電圧パルス出力を発生する電流出力トランジスタまたは電圧出力トランジスタを含む定電流駆動回路または定電圧駆動回路を用い、定電流パルス出力または定電圧パルス出力を電圧制御形スイッチングデバイスのゲートに供給して、それを駆動する電圧制御形スイッチングデバイスのゲート駆動装置である。閾値電圧を持った半導体スイッチ素子を有し、スイッチングデバイスの出力電流に応じて大きさが変化する検出電圧が、半導体スイッチ素子の閾値電圧を越えたときにスイッチ出力を発生するスイッチ回路を備え、このスイッチ出力に基づいて、電流出力トランジスタまたは電圧出力トランジスタの制御端子に、オフ制御電圧を供給する。 （もっと読む）

【課題】トランジスタの異常動作検出と異常信号出力の両機能を備えつつも小型化が図れるドライバ装置を提供する。
【解決手段】外部からの入力信号を受けてトランジスタを駆動制御するドライバ回路と、トランジスタのコレクタに接続されたセンス端子と、センス端子の電位と閾値電圧とを比較するコンパレータと、コンパレータの出力に基づいてセンス端子の電位を保持するラッチ回路と、コンパレータの出力に基づいてタイマー動作を開始するとともに所定時間経過後にセンス端子の電位の保持を解除するためのリセット信号をラッチ回路に出力するタイマー回路とを有し、センス端子の電位に基づいてトランジスタの異常動作を検出するセンス回路と、センス端子に接続され閾値電圧と同じかそれより高い電圧で動作し、異常信号を出力する異常信号出力回路とを備えている。 （もっと読む）

【課題】望ましい動作電圧レベルを得るべく制御される簡単な短絡トランジスタにより、２つまたはそれ以上の回路間における電荷共有を実現する。
【解決手段】短絡トランジスタはＰチャネル金属酸化膜半導体（ＰＭＯＳ）デバイスまたはＮチャネル金属酸化膜半導体（ＮＭＯＳ）デバイスのいずれかであり、電荷共有が起きる間での信号の起動を可能にする同じクロックを利用して制御されることができる。動作中、望ましい動作電圧レベルは、短絡トランジスタのゲートへの制御回路出力のパルス幅を増減することにより調整できる。 （もっと読む）

【課題】電源電圧立ち上がりの緩急に拘わらず安定してリセット信号を生成することができるパワーオンリセット回路を提供する。
【解決手段】
発振信号生成回路１１０は、電源立ち上がりとともにＣＲ発振回路１１１による発振を開始し、電源ラインＶＤＤの電圧がダイオードＤ１の順方向電圧まで達したときに発振信号ＯＳＣの出力を開始する。発振検出回路１２０は、発振信号ＯＳＣを用いて電荷を蓄積し、蓄積電荷が与える電圧を発振検出信号ＳＤとして出力する。リセット信号生成回路１３０は、発振検出信号ＳＤの値がシュミットトリガインバータＳＴ１の動作しきい値に達したときに出力を反転させることにより、リセット信号ＰＯＲを生成する。 （もっと読む）

【課題】コストの上昇を抑制すると共に、異常動作を防止し、且つスナバ回路の抵抗近傍部品が故障してしまうことを防止することが可能なソリッドステートリレーを提供する。
【解決手段】ソリッドステートリレー２０は、スナバ回路Ｓを構成するコンデンサＣ_０と抵抗Ｒ_０との接続点ｄと、トライアックＴＡのゲート端子Ｇとを接続する第３接続ライン２８ｃを備えている。さらに、ソリッドステートリレー２０は、第３接続ライン２８ｃ上に設けられた抵抗Ｒ_２と、接続点ｅと接続点ｂとの間に設けられたコンデンサＣとを備えている。 （もっと読む）

【課題】 小さいサイズを有する、あるいは、電源電圧の変化に影響を受け難い出力回路等を提供する。
【解決手段】 出力回路（１０；２０；４０；６０）は、入力信号（ＩＮ）を入力し、第１の電位（ＶＤＤ）および第２の電位（ＧＮＤ）に接続される第１のインバータ回路（１２；２２）と、第１のインバータ回路（１２；２２）からの信号を入力する第２のインバータ回路（１４；２４）と、第２のインバータ回路（１４；２４）からの信号を入力する出力トランジスタ（１６；２６；４６）と、少なくとも１つの電流制限トランジスタ（１８；２８；４８；６８−１、６８−２；１０８−１、１１８−２）と、を備える。少なくとも１つの電流制限トランジスタ（１８；２８；４８；６８−１、６８−２；１０８−１、１１８−２）は、第１の電位（ＶＤＤ）と第２の電位（ＧＮＤ）との間に、第１のインバータ回路（１２；２２）と直列に接続される。 （もっと読む）

【課題】電子回路のブートストラップポイントの電圧を低下させる方法とそれを用いた装置を提供する。
【解決手段】シフトレジスタ回路等の電子回路において、ブートストラップポイント電圧レベルを低下させる放電装置を提供する。この回路において、第１トランジスタは、導通の際、入力パルスを受信し、入力パルスを第２トランジスタのゲート端に伝送して、第二トランジスタを導通状態にする。このゲート端がいわゆるブートストラップポイントである。入力パルスを受信した時、出力パルスが第２トランジスタのドレイン／ソース端に生成される。出力パルスの時間周期において、第１トランジスタは非導通態で、且つ、ブートストラップポイントは高電圧レベルにあり、第１トランジスタに対し電圧を印加する。放電回路は、少なくとも一つのトランジスタから構成され、ブートストラップポイントに接続されて、出力パルス周期内の電圧レベルを低下させる。 （もっと読む）

【課題】半導体メモリ装置の高電圧発生器の動作中に突然電源供給が中断される場合、チャージポンプから出力された高電圧が放電されず、レギュレータに含まれた比較部に入力端として入力され、トランジスタが劣化することを防止する。
【解決手段】チャージポンプ４３０の出力電圧を分配する電圧分配部４４４と、基準電圧と上記電圧分配部の分配電圧のサイズを比較する比較部４４２と、上記電圧分配部と接地端子を選択的に接続させるレギュレータ駆動部４４６と、電源電圧の供給遮断時にチャージポンプから出力された高電圧を放電させる高電圧放電部４４８を設ける。 （もっと読む）

【課題】 電源変動等が生じると、外部からの割込信号により不定期間を待って再度分周データをＰＬＬシンセサイザーＩＣに書き込むことで、安定的にロック状態に復帰させることができるＰＬＬシンセサイザー回路を提供する。
【解決手段】 ＰＬＬシンセサイザーＩＣ１０６の電源投入時又は電源変動時にマイクロプロセッサ（ＣＰＵ）１０４への割込を監視手段が発生させ、ＣＰＵ１０４はＰＬＬシンセサイザーＩＣ１０６の電源投入後又は電源変動後の不定期間に相当する期間を待って、分周データをＰＬＬシンセサイザーＩＣ１０６に出力して書き込みを行い、更に分周データ出力後にロック状態となるまでの期間ウエイトするＰＬＬシンセサイザー回路である。 （もっと読む）

【課題】リセット回路の回路規模を小さくする。
【解決手段】電源電圧の電圧レベルに応じて、電源電圧を用いる回路に対してリセット指示又はリセット解除を示すリセット信号を出力するリセット回路であって、電源電圧が所定の第１閾値レベルより高いかどうかを検出する電圧検出回路と、電圧検出回路の検出結果に基づいて、電源電圧が第１閾値レベルより高い場合にキャパシタを充電し、電源電圧が第１閾値レベルより低い場合にキャパシタを放電する充放電回路と、キャパシタの電圧が所定の第２閾値レベルより低い場合、リセット指示を示す一方の論理レベルにリセット信号を変化させ、キャパシタの電圧が第２閾値レベルより高い場合、リセット解除を示す他方の論理レベルにリセット信号を変化させるＭＯＳインバータ回路とを備える。 （もっと読む）

【課題】双方向整流素子の漏れ電流による影響を抑制することが可能な信号出力回路、検出スイッチ及び多光軸光電スイッチを提供する。
【解決手段】信号出力回路２９は、出力端子４３に第１スイッチング回路３０に対応する負荷５０が接続されたときに当該負荷のローレベルライン側に接続される一方で、出力端子４３に前記第２スイッチング回路３０に対応する負荷６０が接続されたときに当該負荷のハイレベルライン側に接続される接続端子４４と、前記接続端子４４レベルがローレベルの場合に前記第１スイッチング回路３０からの出力信号Ｓ１を前記出力端子４３に与え、前記接続端子４４レベルがハイレベルの場合に前記第２スイッチング回路３０からの出力信号Ｓ１を前記出力端子４３に与える選択手段を備え、前記出力端子４３と前記接続端子４４との間に双方向整流素子７０が設けられている。 （もっと読む）

【課題】自動的に適切なプログラミング電流を決定して印加するためのシステムを提供する。
【解決手段】システムは、複数の測定ヒューズに複数の相違する電流を流し、複数の測定ヒューズの対応するものを破壊することなく切断した１つまたは複数の電流を特定し、特定された電流のうちの１つを自動的に選択するように構成されている測定回路と、選択された電流で１つまたは複数の目標ヒューズをプログラムするように構成されているプログラミング回路と、を具備する。 （もっと読む）

【課題】簡単な構成のインピーダンス調整回路を備えた半導体集積回路装置を提供する。
【解決手段】第１インピーダンスコードにより出力インピーダンスが可変にされてなる複数組の出力回路と外部端子に接続された第１抵抗素子に対応して上記第１インピーダンスコードを生成する第１インピーダンス制御回路と有する。上記第１インピーダンス制御回路は、上記第１インピーダンスコードをシリアルデータに変換して送出するエンコーダを有する。上記複数組の出力回路のそれぞれは、上記シリアルデータを受けて上記第１インピーダンスコードを再生するデコーダを有する。 （もっと読む）

【課題】 電流増幅半導体のベース電流をコレクタ電流に応じた必要最小限の値に制御するようにし、高速で低消費電力の電流増幅半導体素子の駆動回路を提供する。
【解決手段】 ２個の直流電源の正側電源２の正極と負極の間に、チョッピング用スイッチング素子４とインダクタ６と被制御電流増幅半導体１のベース及びエミッタとの直列回路を接続するとともに、チョッピング用スイッチング素子とインダクタの接続点に該接続点側にカソード及び負側電源３の負極にアノードとなるようダイオード８を接続し、被制御電流増幅半導体のベースと負側電源の負極間に制御用スイッチング素子７を接続した回路構成をなし、被制御電流増幅半導体のコレクタ及びエミッタ間の電圧を検出し、被制御電流増幅半導体がオン状態時に、該電圧が準飽和電圧近辺の２値間になるようにチョッピング用スイッチング素子のオンオフ期間を制御する制御回路５を有する電流増幅半導体の駆動回路。 （もっと読む）

【課題】リセット信号の発生をより簡便な設計により達成することが可能なオートクリア回路を提供する。
【解決手段】電源電圧Ｖｃｃを有する電源端子Ｖ１に接続され、電源電圧Ｖｃｃより低い２次電圧Ｖａを出力する電圧供給端子Ｖ２を有する電圧供給手段１０と、電圧供給端子Ｖ２とノードＮＮ及びノードＮＢとの間に接続されたスイッチ手段１１と、ノードＮＮと接地端子との間に接続され、ノードＮＮの電位を分割したノード電位ＶＮＡを出力する電位分割手段１２と、ノードＮＢと接地端子との間に接続され、電位分割手段１２が出力したノード電位ＶＮＡに基づいてノードＮＢを充電又は放電する充放電手段１３と、ノードＮＢの電位を保持して信号を出力端子１５より出力すると共に、信号をスイッチ手段１１に与えて開閉動作を制御するラッチ手段１４とを備える。 （もっと読む）

【課題】電子制御システム内の装置が２線又は３線動作を可能にする。
【解決手段】電源（１５０）は、２線及び３線装置の両方において、閉回路に電力を供給することができる。２つの別々のゼロクロス検出器が、２線及び３線の両方の装置内でタイミング情報を収集できるような形で使用される。両方のゼロクロス検出器（１１０）が監視され、電子制御を自動的に構成するために使用される。過電圧回路は、オフ状態にあるＭＯＳＦＥＴを横断して過電圧状態を検知し、望ましくはアバランシェ領域に達することがないようにＭＯＳＦＥＴをオンに切換える。過電流回路は、ＭＯＳＦＥＴを通る電流が予め定められた電流閾値を上回った時点でそれを検知し、その後、そのＭＯＳＦＥＴの安全動作領域（ＳＯＡ）曲線を超えないようにＭＯＳＦＥＴをオフに切換える。 （もっと読む）

【課題】本発明は、動作周波数の制限なく、ライジングＤＬＬクロックとフォーリングＤＬＬクロックのオーバーラップがない内部クロックドライバ回路を提供する。
【解決手段】本発明に係る内部クロックドライバ回路は、ライジングクロックとフォーリングクロックを遅延させて遅延ライジングクロックと遅延フォーリングクロックを出力する遅延部と、前記ライジングクロック、前記フォーリングクロック、および前記遅延ライジングクロックの入力を受けて組み合わせてライジングＤＬＬクロックを出力するライジングＤＬＬクロック生成部と、前記ライジングクロック、前記フォーリングクロック、および前記遅延フォーリングクロックの入力を受けて組み合わせてフォーリングＤＬＬクロックを出力するフォーリングＤＬＬクロック生成部とを含む。 （もっと読む）

たとえばＤＣ／ＤＣコンバータにおける、電力用ＭＯＳＦＥＴに対するゲートドライバは、ＭＯＳＦＥＴを完全オン状態と完全オフ状態との切換えに代えて、完全オン状態と低電流状態とを切換える。それによって、ＭＯＳＦＥＴのゲートを充電および放電するために伝達されるべき電荷量は減少され、かつＭＯＳＦＥＴの効率が改善される。フィードバック電流は、ＭＯＳＦＥＴの電流の大きさがその低電流状態において正しいことを保障するために用いられてもよい。あるいは、トリミングプロセス（微調整過程）は、低電流状態において、ゲートドライバによって電力用ＭＯＳＦＥＴのゲートに供給される電圧の大きさを修正するために用いられてもよい。
（もっと読む）