出力装置、多値出力装置、及び半導体集積装置
【課題】ディエンファシス時と非ディエンファシス時の消費電流を一定にすることで、電源変動も一定となり、その結果ジッタの低減を可能にする出力装置を提供する。
【解決手段】入力されたデータを振幅制御して出力するデータ出力部１と、第１及び第２の振幅制御信号に基づいて伝送路に電流を重畳出力して伝送信号の振幅を制御する電流駆動部２と、第１及び第２の振幅制御信号に基づいて電流駆動部２との合計消費電流値が略一定となるように消費電流を制御するダミー電流駆動部３と、を備えて構成されている。
【解決手段】入力されたデータを振幅制御して出力するデータ出力部１と、第１及び第２の振幅制御信号に基づいて伝送路に電流を重畳出力して伝送信号の振幅を制御する電流駆動部２と、第１及び第２の振幅制御信号に基づいて電流駆動部２との合計消費電流値が略一定となるように消費電流を制御するダミー電流駆動部３と、を備えて構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は出力装置に関し、さらに詳しくは、当該出力装置を使用してシリアル伝送信号を高速で伝送する伝送回路に関するものである。
【背景技術】
【０００２】
近年の高速伝送は、伝送路の周波数依存性のため、変化の多いビットは高周波成分が多く減衰により受信側の波形が小さくなるが、変化しないビットの場合は、高周波成分が少なく相対的に受信側の波形が大きくなる。このため、受信側での波形を一定とするためディエンファシスもしくはエンファシスを行う。（以降ディエンファシスの意味にエンファシスも含む。）ディエンファシスの方法は様々であるが、特許文献１のように、伝送路とインピーダンス整合された抵抗デバイスに流れる電流値を制御することで、伝送信号の振幅値を変える方法などが知られている（図３１参照）。
また、特許文献２では出力端子の高周波成分を第一の制御回路６と、第二の制御回路８に帰還し、第一の制御回路６と、第二の制御回路８によって第一のＭＯＳＦＥＴゲートがオン／オフするタイミングと第二のＭＯＳＦＥＴがオフ／オンするタイミングをずらし出力波形を鈍らせることで、出力波形が遷移しているときの消費電流を減らし、電源電圧の変動を抑えることが可能である（図３２参照）。
【特許文献１】特開２００６−６０７５１公報
【特許文献２】特開２００６−３３３０１公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１に開示されている従来方法では、ディエンファシス時には振幅を制御するため出力回路に余分に電流を流し込むので、非ディエンファシス時より消費電流が大きくなる。よって、ディエンファシス時と非ディエンファシス時の電源電圧の変動量が異なり、伝送信号のジッタの原因となるといった問題がある。
また、特許文献２に開示されている従来方法は、エッジ起因の電源変動を抑える方法なので、特許文献２に対して特許文献１と同様の方法でディエンファシスを付加した場合でも、ディエンファシス時と非ディエンファシス時の消費電流の差が原因のジッタに対しては全く効果がない。また、出力を制御回路に帰還する機構のため、帰還しない場合と比べて負荷容量が大きくなり、伝送信号を受信回路に送信できない可能性もある。
本発明は、かかる課題に鑑みてなされたものであり、特許文献１の機構（図３１）にダミーの電流駆動部を加え、電流駆動部が電流を流していない時に、ダミーの電流駆動部が電流を消費するようにして、ディエンファシス時と非ディエンファシス時の消費電流を一定にすることで、電源変動も一定となり、その結果ジッタの低減を可能にする出力装置を提供することを目的とする。
また、他の目的は、電流駆動部を複数にし、それに対応するダミー電流駆動部も複数にすることで、多値出力のデータ依存によるジッタにも対応可能とすることである。
【課題を解決するための手段】
【０００４】
本発明はかかる課題を解決するために、請求項１は、伝送路に伝送信号を出力する出力装置であって、入力されたデータを振幅制御して出力するデータ出力部と、第１及び第２の振幅制御信号に基づいて前記伝送路に電流を重畳出力して前記伝送信号の振幅を制御する電流駆動部と、前記第１及び第２の振幅制御信号に基づいて前記電流駆動部との合計消費電流値が略一定となるように消費電流を制御するダミー電流駆動部と、を備えたことを特徴とする。
請求項２は、前記ダミー電流駆動部と前記電流駆動部との構成が同じであることを特徴とする。
請求項３は、前記データ出力部は、出力インピーダンスを前記伝送路の特性インピーダンスに整合するように調整された第１及び第２の抵抗デバイスと、該第１の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御される電源側スイッチと、前記第２の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御されるグランド側スイッチと、を備えたことを特徴とする。
【０００５】
請求項４は、前記電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側駆動スイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側駆動スイッチと、前記電源側駆動スイッチを介して前記伝送路に電流を流し込む電源側駆動電流源と、前記グランド側駆動スイッチを介して前記電源側駆動電流源と略等しい電流をグランドに引き込むグランド側駆動電流源と、を備えたことを特徴とする。
請求項５は、前記ダミー電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側ダミースイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側ダミースイッチと、前記電源側ダミースイッチを介して電流を流し込む電源側ダミー電流源と、前記グランド側ダミースイッチを介して電流をグランドに引き込むグランド側ダミー電流源と、を備えたことを特徴とする。
請求項６は、前記電源側駆動スイッチ及び前記グランド側駆動スイッチがオフすることで前記電流駆動部をオフとし、且つ前記電源側ダミースイッチ及び前記グランド側ダミースイッチが何れもオン状態になった時、前記ダミー電流駆動部が電流を消費することを特徴とする。
【０００６】
請求項７は、伝送路に多値の伝送信号を出力する多値信号出力装置において、入力された振幅制御信号に基づいてデータを出力するデータ出力部と、第１及び第２の振幅制御信号に基づいて前記伝送路に電流を重畳出力して前記伝送信号の振幅を制御する複数の電流駆動部と、前記第１及び第２の振幅制御信号に基づいて前記電流駆動部との合計消費電流値が略一定となるように消費電流を制御する複数のダミー電流駆動部と、を備えたことを特徴とする。
請求項８は、前記複数のダミー電流駆動部と前記複数の電流駆動部との構成が同じであることを特徴とする。
請求項９は、前記データ出力部は、出力インピーダンスを前記伝送路の特性インピーダンスに整合するように調整された第１及び第２の抵抗デバイスと、該第１の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御される電源側スイッチと、前記第２の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御されるグランド側スイッチと、を備えたことを特徴とする。
【０００７】
請求項１０は、前記複数の電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側駆動スイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側駆動スイッチと、前記電源側駆動スイッチを介して前記伝送路に電流を流し込む電源側駆動電流源と、前記グランド側駆動スイッチを介して前記電源側駆動電流源と略等しい電流をグランドに引き込むグランド側駆動電流源と、を夫々備えたことを特徴とする。
請求項１１は、前記複数のダミー電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側ダミースイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側ダミースイッチと、前記電源側ダミースイッチを介して電流を流し込む電源側ダミー電流源と、前記グランド側ダミースイッチを介して電流をグランドに引き込むグランド側ダミー電流源と、を夫々備えたことを特徴とする。
請求項１２は、高速シリアル伝送に用いられる半導体集積装置であって、請求項１至１１の何れか一項に記載の出力装置を用いてシリアル伝送信号を出力することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ディエンファシス（エンファシス）時と非ディエンファシス（エンファシス）時に流れる電流値の総和を一定にすることで、ディエンファシス時と非ディエンファシス時の消費電流の差を低減し、その結果、電源変動量がデータによらず一定となり、従来と比べてジッタの低減を可能にすることができる。
また、電流駆動部と同様の構成を持つダミー電流駆動部を用いて、電流駆動部が電流を消費していない時に、ダミー電流駆動部が電流を消費することで、ディエンファシス時と非ディエンファシス時に消費される電流量をほぼ等しくし、その結果、電源変動量を一定にすることでデータ依存のジッタの低減を可能にすることができる。
【０００９】
また、出力抵抗に流れる電流値によって出力振幅を制御する多値出力装置に、ダミー電流駆動部を用いることで、出力される電圧値によらず電流値の総和を一定にすることが可能となり、その結果、出力値によらず電源の変動量を一定にすることが可能となり、データ依存のジッタの低減を可能にすることができる。
また、出力される電圧値によらず、電流駆動部もしくはダミー電流で電流を消費することで、電源の変動量をデータによらず一定にすることが可能となり、データ依存のジッタの低減を可能にすることができる。
また、差動の構成をなすことで、近年の高速シリアル伝送の装置に応用が可能となり、電源変動量がデータによらない出力装置を提供し、低ジッタの高速シリアル伝送装置を実現できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
＜実施例１＞
図１は本発明の出力装置の一実施形態を示す概略図である。図２は本発明の多値出力装置の一実施形態を示す概略図である。
図３は本発明の出力装置のブロック図である。本発明はデータ出力部１、電流駆動部２、ダミー電流駆動部３の３つのパートから構成されている。以下、データ出力部１の説明、電流駆動部２の説明、ダミー電流駆動部３の説明をした後、全体の説明を行う。
図４はデータ出力部１の実施例である。データ出力部１は、一方が出力端６７に接続された抵抗デバイス（第１抵抗デバイス）ｐ６２（または（第２抵抗デバイス）ｎ６３）と他方がスイッチｐｏ（電源側スイッチ）６１（（グランド側スイッチ）ｎｏ６４）と接続されている。また、６８は終端抵抗で、伝送路の特性インピーダンスと等しい値の抵抗値である。以下では各部位について説明する。
【００１１】
スイッチｐｏ（６１）はｐ−ＭＯＳトランジスタにより構成され、スイッチｎｏ（６４）はｎ−ＭＯＳトランジスタで構成される。更に抵抗デバイスｐ（６２）は、スイッチｐｏ（６１）がオン状態の時にスイッチｐｏ（６１）と抵抗デバイスｐ（６２）の合成インピーダンスが、伝送路のインピーダンスに整合する。
同様に抵抗デバイスｎ（６３）もスイッチｎｏ（６４）がオン状態の時にスイッチｎｏ（６４）と抵抗デバイスｎ（６３）の合成インピーダンスが、伝送路のインピーダンスに整合する。抵抗デバイス６２及び６３が厳密な値を要求された場合、所望の値になるように制御される。そして、その出力インピーダンス整合を行う制御の方法については特開２００６−６０７５１に詳述されているように、抵抗デバイス６２（または６３）が可変抵抗でインピーダンス調整部で得られた結果をもとにインピーダンス整合する方法と、抵抗デバイス６２（または６３）が複数の抵抗デバイスからなり、インピーダンス調整部で得られた結果をもとに複数の抵抗デバイスがいくつか選択されインピーダンス整合をする選択式の方法がある。
また、抵抗デバイス６２及び６３を用いずに、スイッチｐｏ６１及びスイッチｎｏ６４のゲート電圧を制御して、スイッチｐｏ及びスイッチｎｏのオン抵抗が、伝送路のインピーダンスに整合する用に制御する方法もあり、これらの方法のいずれを用いてもデータ出力部を構成することが可能である。
【００１２】
図５はデータ出力部１にＨが入力された時の動作図、図６は等価回路１である。７１は入力データＨが入力されていることを示す。図４と同じ構成要素には同一の番号を付し、説明を省略する。点線で描かれているスイッチ６１及び抵抗デバイス６２はスイッチ６１がオフであることから、伝送路６６から見た場合、開放であることを示している。スイッチｎｏ６３はｎ−ＭＯＳトランジスタでＨが入力されているのでオンとなり伝送路６６と抵抗デバイスｎ６３が接続される。また、抵抗デバイスｎ６３及びスイッチｎｏ６４のオン抵抗の合成インピーダンスは前述の通り伝送路のインピーダンスに整合するように制御されているので、図６の等価回路１と等価である。等価回路１は出力抵抗７２のインピーダンスがＺΩ、終端抵抗７３がＺΩで、それぞれ、一方がＧＮＤと接続されているので、出力端６７の電圧は０である。
【００１３】
図７はデータ出力部１にＬが入力された時の動作図、図８は等価回路２である。７４は入力データＬが入力されていることを示す。図４及び図５と同じ構成要素には同一の番号を付し、説明を省略する。点線で描かれている６３及び６４は図７と同様に開放状態であることを示している。スイッチ６１がオンなので、伝送路には抵抗デバイス６２が接続され、図８の等価回路２で表される回路と等価である。出力端６７の電圧は出力抵抗７５（ＺΩ）及び終端抵抗７３（ＺΩ）の抵抗分圧なので、Ｖｄｄ／２である。このようにデータ出力部１は入力データに従って、伝送路の特性インピーダンスに整合したＨレベルまたはＬレベルの信号を出力する。
図９に電流駆動部２の実施の形態を示す。電流駆動部２は電流源ｐ８１及び電流源ｐ８１と直列に接続されたスイッチｐ８２及び、電流源ｎ８４と電流源ｎ８４と直列に接続されたスイッチｎ８３からなる。また、電流源ｐ８１及び電流源ｎ８４の電流値は等しい。スイッチｐ８２はｐ−ＭＯＳトランジスタ、スイッチｎ８３はｎ−ＭＯＳトランジスタで構成され、スイッチｐ８２は振幅制御信号８５によって、スイッチｎ８３は振幅制御信号８６によってオン／オフ制御される。また電流駆動部の出力端６７は伝送路６６に接続され、出力端６７はデータ出力部１の出力端６７と同一である。
【００１４】
図１０〜１３に電流駆動部２の電流経路と振幅制御信号ｐ、ｎの関係を示す。図４乃至図９と同じ構成要素には同一の番号を付し、説明を省略する。
９１〜９４は振幅制御信号８５／振幅制御信号８６のデータパターンを示している。９５〜９９は電流の向きを示している。８１〜８４が点線で表されている場合、スイッチ８２もしくは８３がオフのため、伝送路６６からみたら開放状態であることを示している。
図１０で振幅制御信号８５がＬで振幅制御信号８６がＬの場合、スイッチ８３がオフでスイッチ８２がオンなので、電源電圧から伝送路６６に電流が流 れ込む。
図１１で振幅制御信号８５がＨで振幅制御信号８６がＨの場合、スイッチ８２がオフでスイッチ８３がオンなので伝送路からＧＮＤに電流を引き込む。
【００１５】
図１２で振幅制御信号８５がＬで振幅制御信号８６がＨの場合、スイッチ８２及びスイッチ８３がオンなので、電流源８１及び電流源８４が導通状態になる。ここで、電流源８１と電流源８４は理想的には電流値の等しい電流源なので、伝送路には電流が流れず電源からＧＮＤに貫通電流が流れる。
図１３で振幅制御信号８５がＨで振幅制御信号８６がＬの場合、スイッチ８２及びスイッチ８３がオフなので電流駆動部２は電流を消費しない。データ出力部のスイッチと電流駆動部のスイッチは連動して動作をし、抵抗デバイスｎ６３に電流を流しこんだり、抵抗デバイス６２から電流を引き抜いたりして、出力端６７に出力される電圧の値を制御する機能を持つ。
【００１６】
図１４はデータ出力部１と電流駆動部２の実施例である。データ６５と振幅制御信号８５、８６のデータパターンについて説明する。
図１５にデータ出力部に入力されるデータと振幅制御信号８５乃至８６の関係を示す。図１５の上からデータ、振幅制御信号８５、振幅制御信号８６のデータパターンを示している。図中１ＵＩとはデータパターンの最小パルス幅を示している。以降１ＵＩを１ｂｉｔとする。
（１）、（４）のように１ｂｉｔ毎にデータが切り替わる場合、振幅制御信号８５はＨを振幅制御信号８６はＬを保持するので、電流駆動部２は電流を消費しない。
（２）、（６）のように２ｂｉｔ以上データがＬである場合、最初の１ｂｉｔ目では電流駆動部２は電流を消費しないが、２ｂｉｔ目以降はデータが切り替わるまで振幅制御信号は８５はＬを振幅制御信号８６はＬを保持するので、電流駆動部２は電源電圧から伝送路６６に電流を流し込む（Ｌのディエンファシス）。
同様に（３）、（５）のように２ｂｉｔ以上データがＨである場合、最初の１ｂｉｔ目では電流駆動部２は電流を消費しないが、２ｂｉｔ目移行はデータが切り替わるまで、出力端６６からＧＮＤに電流を引き込む（Ｈのディエンファシス）。以上（１）〜（６）の間で、電流駆動部が電流を消費している時としていない時では消費電流に差が出るので、この差が電源電圧の変動量に差につながり、結果データ依存のジッタを生じる。以上のデータパターンを基に振幅制御信号８５及び８６が取りうるデータパターンを図１６に示す。図１６に示すように振幅制御信号は同時にスイッチ８２及び８３が同時にオンすることはない。
【００１７】
以下、図１７、１８に１ｂｉｔ毎にデータが切り替わる時にＨを出力する時の等価回路とＨのディエンファシス状態時の出力端電圧がＶｄｄ／３時の等価回路を示し、電源電圧の変動量の差について説明する。
図１７、１８、１２１は外部電源と出力装置の電源（Ｖｄｄ）につく配線抵抗などのインピーダンスを示し、１２２は外部のＧＮＤと出力装置にのＧＮＤにつく配線抵抗などのインピーダンスを示す。出力端６７の電圧がＶｄｄ／２の時に出力装置が消費する電流は出力抵抗７５と終端抵抗７３で決まるのでＶｄｄ／２Ｚである。よって外部電源からチップ内電源の電圧降下はおよそＺｓ＊（Ｖｄｄ／２Ｚ）である。
図１８は電流を余分に流すことでディエンファシスをかける。このときの出力装置に流れる電流値は２Ｖｄｄ／３なので、外部電源からチップ内電源の電圧降下はＺｓ＊（２Ｖｄｄ／３）であり、１ｂｉｔ毎にデータが切り替わる場合と比べて電源の変動量が異なり、この変動量の違いがジッタとなる。そこで、ダミー電流駆動部で非ディエンファシス時に電流を余分に流すことで、データによらず、消費電流を一定にし、電源の変動量を一定にすることでジッタを低減することが可能となる。
【００１８】
図１９にダミー電流駆動部３の実施例を示す。ダミー電流駆動部３はディエンファシス時に電源電圧に定常的に流れる電流と非ディエンファシス時に電源電圧に流れる電流の差分と等しい電流量を流す電流源（電源側ダミー電流源）ｐｄ１３１と電流源直列に接続されたスイッチ（電源側ダミースイッチ）ｐｄ１３２とスイッチｐｄ１３２と直列に接続されたスイッチ（グランド側ダミースイッチ）ｎｄ１３３とスイッチｎｄ１３３の他方が電流源ｐｄ１３１と等しい電流量を流す電流源（グランド側ダミー電流源）ｎｄ１３４に直列に接続された構成をなす。スイッチｐｄ１３２はｐ−ＭＯＳトランジスタ、スイッチｎｄ１３３はｎ−ＭＯＳトランジスタで構成されている。
図２０にデータと振幅制御信号８５／振幅制御信号８６と電流駆動部２、ダミー電流駆動部３の関係について示す。電流源駆動部２の電流源ｐとはスイッチ８２がオン状態を示し、電流源ｎとはスイッチ８３がオン状態を示す。振幅制御信号の条件に関わらず、電流は常に流れる状態となり、エンファシスが原因で生じるデータ依存の消費電流の差異は解決され、電流の差異による電源変動の差異も解消される。
【００１９】
＜実施例２＞
図２１に他の実施形態にかかる出力装置の概略図を示す。本発明はデータ出力部１、複数の電流駆動部２ａ、２ｂ…２ｘ、複数のダミー電流駆動部３ａ、３ｂ…３ｘの３つのパートから構成されている。複数の電流駆動部２ａ、２ｂ…２ｘの各々は電流駆動部２と同様の構成をなし、複数のダミー電流駆動部３ａ、３ｂ…３ｘの各々でダミー電流駆動部３と同様の構成をなす。
図２２〜２５で本発明における多値出力装置の原理を７値出力回路を例に説明する。図２２は７値出力回路の実施例である。７値の出力回路の場合電流駆動部は２つ以上で構成される。
【００２０】
データ出力部１は図４と同じ構成なので同一番号を付し、説明を省略する。電流駆動部２ａは電源電圧から電流を引き込む電流源（電源側駆動電流源）ｐ０（１５１）と電流源ｐ０（１５１）と直列に接続されたスイッチ（電源側駆動スイッチ）ｐ０（１５２）とスイッチｐ０（１５２）と直列に接続されたスイッチ（グランド側駆動スイッチ）ｎ０（１５３）と、スイッチｎ０（１５３）と直列に接続された電流源（グランド側駆動電流源）ｎ０（１５４）を有し、電流源１５１と電流源１５４は等しい電流値の電流源で、スイッチ１５２とスイッチ１５３は出力端１５１を介している。またスイッチ１５２はｐ−ＭＯＳトランジスタで、振幅制御信号ｐ０によってオンオフされ、スイッチ１５３はｎ−ＭＯＳトランジスタで、振幅制御信号ｎ０でオンオフ制御される。
電流駆動部２ｂも電流駆動部２ａと同様の構成をなし、電流源１５５と電流源１５８は等しい電流値であるが、電流源１５５（または１５８）は必ずしも電流源１５１（または１５４）と等しい必要性はない。また、スイッチ１５６は振幅制御信号ｐ１でオンオフ制御され、スイッチ１５７は振幅制御信号ｎ１でオンオフ制御される。振幅制御信号ｎ０及び振幅制御信号ｐ０、振幅制御信号ｎ１、振幅制御信号ｐ１は振幅制御信号０の１ＵＩを最小パルス幅としてオン・オフすることを特徴とする。
【００２１】
図２３はデータ出力部１の振幅制御信号０がＨで、スイッチ１５２、１５３、１５６、１５７がオフの時の等価回路を示している。この時出力端１４１の出力電圧は０である。
図２４は振幅制御信号０がＨで電流駆動部２ａ及び２ｂのスイッチの中で１４５のみがオンの時の等価回路を示している。電流源駆動部２ａ及び２ｂの電流値をそれぞれ、Ｖｄｄ／（１２＊Ｚ）、Ｖｄｄ／（６＊Ｚ）とすると出力端の電圧はＶｄｄ／１２である。
図２５は振幅制御信号０がＨで電流駆動部２ａ及び電流駆動部２ｂのスイッチの１５２及び１５６がオンの時の等価回路を示している。この時出力端１４１の電圧はＶｄｄ／４である。上記の説明のように出力電圧は出力抵抗７２に流れる電流値で制御される。
図２６に振幅制御信号０及び振幅制御信号ｎ０／ｐ０、振幅制御信号ｎ１／ｐ１のデータパターンと出力電圧について記述する。本発明のように電流値によって振幅を制御する方式の場合、出力値毎に電流駆動部の動作が異なるので、消費される電流値が異なり、その結果電源変動の差もことなる。そこで、データに依存しないようにダミー電流駆動部で消費電流を一定にするような電流を消費することで電源の変動量も一定となり、ジッタも低減できる。
【００２２】
図２７に７値のダミー電流駆動部に関する実施例を示す。ダミー電流駆動部３ａは、電流源（電源側ダミー電流源）ｐｄ０（１６１）と直列に接続されたスイッチ（電源側ダミースイッチ）ｐｄ０（１６２）と、スイッチｐｄ０（１６２）と直列に接続され他方を電流源（グランド側ダミー電流源）ｎｄ０（１６４）に接続されたスイッチ（グランド側ダミースイッチ）ｎｄ０（１６３）からなり、ダミー電流駆動部３ｂは、電流源ｐｄ１（１６７）と直列に接続されたスイッチｐｄ１（１６８）と、スイッチｐｄ１（１６８）と直列に接続された他方を電流源ｎｄ１（１６１０）に接続されたスイッチｎｄ１（１６９）を備えた構成である。
スイッチｐｄ０（１６２）とスイッチｐｄ１（１６８）は、ｐ−ＭＯＳトランジスタである。スイッチｎｄ０（１６３）とスイッチｎｄ１（１６９）は、ｎ−ＭＯＳスイッチトランジスタである。電流源ｐｄ０（１６７）と電流源ｎｄ０（１６１０）の電流値は等しくＶｄｄ／（６Ｚ）、電流源ｎｄ０（１６１）と電流源ｎｄ１（１６４）の電流値は等しくＶｄｄ／（１２Ｚ）である。ダミー電流源１６１及び１６４は、図２２の電流駆動部２ａのスイッチｐ０（１５２）、ｎ０（１５３）が両方オフの時に電流を消費し、ダミー電流源１６７及び１６１０は図２２の電流駆動部２ｂのスイッチｐ１（１５６）、ｎ１（１５７）が両方オフの時に電流を消費する。電流駆動部とダミー電流駆動部の流す電流値の総和は常に一定なので、データによって生じる電流値の差異を解消することが可能である。
【００２３】
＜実施例３＞
図２８、２９はＰＣＩｅｘｐｒｅｓｓに関する物理層エレクトリカルサブブロックの回路の一部である。ＰＣＩＥｘｐｒｅｓｓではそのほか１０ｂ８ｂ変換機構や、シリアライザなどデジタル部も必要であるがここでは省略する。
１７１〜１７６が一つのレーン間の回路を示し、１７１ａ〜１７６ａは別のレーンの回路を示す。１７１ａ〜１７６ａは１７１〜１７６と全く同様の構成をなしているので、以下では１７１〜１７６のみを説明する。
本発明は１７１の送信部に応用される。１７１が差動の構成をなす出力回路であり、１７２、１７３が容量カップリング用の容量で、１７４、１７５が５０Ωの伝送路、１７６が受信回路である。さらに１７１のブロック図を図２９に示す。１７７、１７１１は伝送路インピーダンスと等しい出力インピーダンスで信号を出力するデータ出力部で、１７７が正転（反転）データが入力され、１７１１には反転（正転）データが入力されるそして、回路の構成に関しては実施例１の構成がそのまま利用できる。
電流駆動部１７８、１７１０に関しても実施例１の構成がそのまま利用できる。ダミー電流駆動部も実施例１の構成がそのまま利用できる。データに関しては、シリアルデータ＋とエンファシスデータｎ＋とエンファシスデータｐ＋に関してはそれぞれ、データと振幅制御信号８５と振幅制御信号８６と同様のパターンのデータが入力される。この構成によって、データパターンによらず一定の消費電流となり、電源電圧変動も一定になり、ジッタが低減する。
【００２４】
図３０にシリアルデータ＋とエンファシスデータｎ＋とエンファシスデータｐ＋と出力波形、電流駆動部の消費電流とダミー電流駆動部の消費電流と電源電圧の降下を示す。
電流駆動部が電流を消費していない時にダミー電流が電流を消費することで電流駆動部とダミー電流駆動部が消費電流の総和を一定にし、電源電圧の降下を一定にすることで、従来の方法と比べて、ジッタの低減を可能にする。
【図面の簡単な説明】
【００２５】
【図１】本発明の出力装置の一実施形態を示す概略図である。
【図２】本発明の多値出力装置の一実施形態を示す概略図である。
【図３】本発明の出力装置のブロック図である。
【図４】データ出力部１の実施例を示す図である。
【図５】データ出力部１にＨが入力された時の動作図である。
【図６】図５の等価回路１を示す図である。
【図７】データ出力部１にＬが入力された時の動作図である。
【図８】図７の等価回路２を示す図である。
【図９】電流駆動部２の実施の形態を示す図である。
【図１０】電流駆動部２の動作説明図（その１）である。
【図１１】電流駆動部２の動作説明図（その２）である。
【図１２】電流駆動部２の動作説明図（その３）である。
【図１３】電流駆動部２の動作説明図（その４）である。
【図１４】データ出力部と電流駆動部を組み合わせた図である。
【図１５】データパターンと振幅制御信号の関係を示す図である。
【図１６】データパターンと振幅制御信号と出力の関係を示す図である。
【図１７】出力Ｈ時のチップ外電源を含んだ等価回路を示す図である。
【図１８】出力Ｈでエンファシス時のチップ外電源を含んだ等価回路を示す図である。
【図１９】ダミー電流駆動部の実施例を示す図である。
【図２０】データと振幅制御信号と電流駆動部、ダミー電流駆動部、出力の関係を示す図である。
【図２１】本発明の多値出力装置の一実施形態を示す概略図である。
【図２２】７値出力回路を示す図である。
【図２３】図２１の等価回路１を示す図（その１）である。
【図２４】図２１の等価回路１を示す図（その２）である。
【図２５】図２１の等価回路１を示す図（その３）である。
【図２６】振幅制御信号と出力電圧値の関係を示す図である。
【図２７】ダミー電流駆動部の一実施形態を示す概略図である。
【図２８】ＰＣＩｅｘｐｒｅｓｓに関する物理層エレクトリカルサブブロックの回路を示す図である。
【図２９】ＰＣＩｅｘｐｒｅｓｓに関する物理層エレクトリカルサブブロックの回路を示す図である。
【図３０】データごとの消費電流と電圧降下の関係を示す図である。
【図３１】従来の出力装置を示す図である。
【図３２】従来の出力装置を示す図である。
【符号の説明】
【００２６】
１ データ出力部、２ 電流駆動部、３ ダミー電流駆動部、６１ スイッチｐｏ、６２ 抵抗デバイスｐ、６３ 抵抗デバイスｎ、６４ スイッチｎｏ、６５ データ、６６ 伝送路、６８ 終端抵抗、８５、８６ 振幅制御信号、１３１ 電流源ｐｄ、１３２ スイッチｐｄ、１３３ スイッチｎｄ、１３４ 電流源ｎｄ
【技術分野】
【０００１】
本発明は出力装置に関し、さらに詳しくは、当該出力装置を使用してシリアル伝送信号を高速で伝送する伝送回路に関するものである。
【背景技術】
【０００２】
近年の高速伝送は、伝送路の周波数依存性のため、変化の多いビットは高周波成分が多く減衰により受信側の波形が小さくなるが、変化しないビットの場合は、高周波成分が少なく相対的に受信側の波形が大きくなる。このため、受信側での波形を一定とするためディエンファシスもしくはエンファシスを行う。（以降ディエンファシスの意味にエンファシスも含む。）ディエンファシスの方法は様々であるが、特許文献１のように、伝送路とインピーダンス整合された抵抗デバイスに流れる電流値を制御することで、伝送信号の振幅値を変える方法などが知られている（図３１参照）。
また、特許文献２では出力端子の高周波成分を第一の制御回路６と、第二の制御回路８に帰還し、第一の制御回路６と、第二の制御回路８によって第一のＭＯＳＦＥＴゲートがオン／オフするタイミングと第二のＭＯＳＦＥＴがオフ／オンするタイミングをずらし出力波形を鈍らせることで、出力波形が遷移しているときの消費電流を減らし、電源電圧の変動を抑えることが可能である（図３２参照）。
【特許文献１】特開２００６−６０７５１公報
【特許文献２】特開２００６−３３３０１公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１に開示されている従来方法では、ディエンファシス時には振幅を制御するため出力回路に余分に電流を流し込むので、非ディエンファシス時より消費電流が大きくなる。よって、ディエンファシス時と非ディエンファシス時の電源電圧の変動量が異なり、伝送信号のジッタの原因となるといった問題がある。
また、特許文献２に開示されている従来方法は、エッジ起因の電源変動を抑える方法なので、特許文献２に対して特許文献１と同様の方法でディエンファシスを付加した場合でも、ディエンファシス時と非ディエンファシス時の消費電流の差が原因のジッタに対しては全く効果がない。また、出力を制御回路に帰還する機構のため、帰還しない場合と比べて負荷容量が大きくなり、伝送信号を受信回路に送信できない可能性もある。
本発明は、かかる課題に鑑みてなされたものであり、特許文献１の機構（図３１）にダミーの電流駆動部を加え、電流駆動部が電流を流していない時に、ダミーの電流駆動部が電流を消費するようにして、ディエンファシス時と非ディエンファシス時の消費電流を一定にすることで、電源変動も一定となり、その結果ジッタの低減を可能にする出力装置を提供することを目的とする。
また、他の目的は、電流駆動部を複数にし、それに対応するダミー電流駆動部も複数にすることで、多値出力のデータ依存によるジッタにも対応可能とすることである。
【課題を解決するための手段】
【０００４】
本発明はかかる課題を解決するために、請求項１は、伝送路に伝送信号を出力する出力装置であって、入力されたデータを振幅制御して出力するデータ出力部と、第１及び第２の振幅制御信号に基づいて前記伝送路に電流を重畳出力して前記伝送信号の振幅を制御する電流駆動部と、前記第１及び第２の振幅制御信号に基づいて前記電流駆動部との合計消費電流値が略一定となるように消費電流を制御するダミー電流駆動部と、を備えたことを特徴とする。
請求項２は、前記ダミー電流駆動部と前記電流駆動部との構成が同じであることを特徴とする。
請求項３は、前記データ出力部は、出力インピーダンスを前記伝送路の特性インピーダンスに整合するように調整された第１及び第２の抵抗デバイスと、該第１の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御される電源側スイッチと、前記第２の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御されるグランド側スイッチと、を備えたことを特徴とする。
【０００５】
請求項４は、前記電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側駆動スイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側駆動スイッチと、前記電源側駆動スイッチを介して前記伝送路に電流を流し込む電源側駆動電流源と、前記グランド側駆動スイッチを介して前記電源側駆動電流源と略等しい電流をグランドに引き込むグランド側駆動電流源と、を備えたことを特徴とする。
請求項５は、前記ダミー電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側ダミースイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側ダミースイッチと、前記電源側ダミースイッチを介して電流を流し込む電源側ダミー電流源と、前記グランド側ダミースイッチを介して電流をグランドに引き込むグランド側ダミー電流源と、を備えたことを特徴とする。
請求項６は、前記電源側駆動スイッチ及び前記グランド側駆動スイッチがオフすることで前記電流駆動部をオフとし、且つ前記電源側ダミースイッチ及び前記グランド側ダミースイッチが何れもオン状態になった時、前記ダミー電流駆動部が電流を消費することを特徴とする。
【０００６】
請求項７は、伝送路に多値の伝送信号を出力する多値信号出力装置において、入力された振幅制御信号に基づいてデータを出力するデータ出力部と、第１及び第２の振幅制御信号に基づいて前記伝送路に電流を重畳出力して前記伝送信号の振幅を制御する複数の電流駆動部と、前記第１及び第２の振幅制御信号に基づいて前記電流駆動部との合計消費電流値が略一定となるように消費電流を制御する複数のダミー電流駆動部と、を備えたことを特徴とする。
請求項８は、前記複数のダミー電流駆動部と前記複数の電流駆動部との構成が同じであることを特徴とする。
請求項９は、前記データ出力部は、出力インピーダンスを前記伝送路の特性インピーダンスに整合するように調整された第１及び第２の抵抗デバイスと、該第１の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御される電源側スイッチと、前記第２の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御されるグランド側スイッチと、を備えたことを特徴とする。
【０００７】
請求項１０は、前記複数の電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側駆動スイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側駆動スイッチと、前記電源側駆動スイッチを介して前記伝送路に電流を流し込む電源側駆動電流源と、前記グランド側駆動スイッチを介して前記電源側駆動電流源と略等しい電流をグランドに引き込むグランド側駆動電流源と、を夫々備えたことを特徴とする。
請求項１１は、前記複数のダミー電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側ダミースイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側ダミースイッチと、前記電源側ダミースイッチを介して電流を流し込む電源側ダミー電流源と、前記グランド側ダミースイッチを介して電流をグランドに引き込むグランド側ダミー電流源と、を夫々備えたことを特徴とする。
請求項１２は、高速シリアル伝送に用いられる半導体集積装置であって、請求項１至１１の何れか一項に記載の出力装置を用いてシリアル伝送信号を出力することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ディエンファシス（エンファシス）時と非ディエンファシス（エンファシス）時に流れる電流値の総和を一定にすることで、ディエンファシス時と非ディエンファシス時の消費電流の差を低減し、その結果、電源変動量がデータによらず一定となり、従来と比べてジッタの低減を可能にすることができる。
また、電流駆動部と同様の構成を持つダミー電流駆動部を用いて、電流駆動部が電流を消費していない時に、ダミー電流駆動部が電流を消費することで、ディエンファシス時と非ディエンファシス時に消費される電流量をほぼ等しくし、その結果、電源変動量を一定にすることでデータ依存のジッタの低減を可能にすることができる。
【０００９】
また、出力抵抗に流れる電流値によって出力振幅を制御する多値出力装置に、ダミー電流駆動部を用いることで、出力される電圧値によらず電流値の総和を一定にすることが可能となり、その結果、出力値によらず電源の変動量を一定にすることが可能となり、データ依存のジッタの低減を可能にすることができる。
また、出力される電圧値によらず、電流駆動部もしくはダミー電流で電流を消費することで、電源の変動量をデータによらず一定にすることが可能となり、データ依存のジッタの低減を可能にすることができる。
また、差動の構成をなすことで、近年の高速シリアル伝送の装置に応用が可能となり、電源変動量がデータによらない出力装置を提供し、低ジッタの高速シリアル伝送装置を実現できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
＜実施例１＞
図１は本発明の出力装置の一実施形態を示す概略図である。図２は本発明の多値出力装置の一実施形態を示す概略図である。
図３は本発明の出力装置のブロック図である。本発明はデータ出力部１、電流駆動部２、ダミー電流駆動部３の３つのパートから構成されている。以下、データ出力部１の説明、電流駆動部２の説明、ダミー電流駆動部３の説明をした後、全体の説明を行う。
図４はデータ出力部１の実施例である。データ出力部１は、一方が出力端６７に接続された抵抗デバイス（第１抵抗デバイス）ｐ６２（または（第２抵抗デバイス）ｎ６３）と他方がスイッチｐｏ（電源側スイッチ）６１（（グランド側スイッチ）ｎｏ６４）と接続されている。また、６８は終端抵抗で、伝送路の特性インピーダンスと等しい値の抵抗値である。以下では各部位について説明する。
【００１１】
スイッチｐｏ（６１）はｐ−ＭＯＳトランジスタにより構成され、スイッチｎｏ（６４）はｎ−ＭＯＳトランジスタで構成される。更に抵抗デバイスｐ（６２）は、スイッチｐｏ（６１）がオン状態の時にスイッチｐｏ（６１）と抵抗デバイスｐ（６２）の合成インピーダンスが、伝送路のインピーダンスに整合する。
同様に抵抗デバイスｎ（６３）もスイッチｎｏ（６４）がオン状態の時にスイッチｎｏ（６４）と抵抗デバイスｎ（６３）の合成インピーダンスが、伝送路のインピーダンスに整合する。抵抗デバイス６２及び６３が厳密な値を要求された場合、所望の値になるように制御される。そして、その出力インピーダンス整合を行う制御の方法については特開２００６−６０７５１に詳述されているように、抵抗デバイス６２（または６３）が可変抵抗でインピーダンス調整部で得られた結果をもとにインピーダンス整合する方法と、抵抗デバイス６２（または６３）が複数の抵抗デバイスからなり、インピーダンス調整部で得られた結果をもとに複数の抵抗デバイスがいくつか選択されインピーダンス整合をする選択式の方法がある。
また、抵抗デバイス６２及び６３を用いずに、スイッチｐｏ６１及びスイッチｎｏ６４のゲート電圧を制御して、スイッチｐｏ及びスイッチｎｏのオン抵抗が、伝送路のインピーダンスに整合する用に制御する方法もあり、これらの方法のいずれを用いてもデータ出力部を構成することが可能である。
【００１２】
図５はデータ出力部１にＨが入力された時の動作図、図６は等価回路１である。７１は入力データＨが入力されていることを示す。図４と同じ構成要素には同一の番号を付し、説明を省略する。点線で描かれているスイッチ６１及び抵抗デバイス６２はスイッチ６１がオフであることから、伝送路６６から見た場合、開放であることを示している。スイッチｎｏ６３はｎ−ＭＯＳトランジスタでＨが入力されているのでオンとなり伝送路６６と抵抗デバイスｎ６３が接続される。また、抵抗デバイスｎ６３及びスイッチｎｏ６４のオン抵抗の合成インピーダンスは前述の通り伝送路のインピーダンスに整合するように制御されているので、図６の等価回路１と等価である。等価回路１は出力抵抗７２のインピーダンスがＺΩ、終端抵抗７３がＺΩで、それぞれ、一方がＧＮＤと接続されているので、出力端６７の電圧は０である。
【００１３】
図７はデータ出力部１にＬが入力された時の動作図、図８は等価回路２である。７４は入力データＬが入力されていることを示す。図４及び図５と同じ構成要素には同一の番号を付し、説明を省略する。点線で描かれている６３及び６４は図７と同様に開放状態であることを示している。スイッチ６１がオンなので、伝送路には抵抗デバイス６２が接続され、図８の等価回路２で表される回路と等価である。出力端６７の電圧は出力抵抗７５（ＺΩ）及び終端抵抗７３（ＺΩ）の抵抗分圧なので、Ｖｄｄ／２である。このようにデータ出力部１は入力データに従って、伝送路の特性インピーダンスに整合したＨレベルまたはＬレベルの信号を出力する。
図９に電流駆動部２の実施の形態を示す。電流駆動部２は電流源ｐ８１及び電流源ｐ８１と直列に接続されたスイッチｐ８２及び、電流源ｎ８４と電流源ｎ８４と直列に接続されたスイッチｎ８３からなる。また、電流源ｐ８１及び電流源ｎ８４の電流値は等しい。スイッチｐ８２はｐ−ＭＯＳトランジスタ、スイッチｎ８３はｎ−ＭＯＳトランジスタで構成され、スイッチｐ８２は振幅制御信号８５によって、スイッチｎ８３は振幅制御信号８６によってオン／オフ制御される。また電流駆動部の出力端６７は伝送路６６に接続され、出力端６７はデータ出力部１の出力端６７と同一である。
【００１４】
図１０〜１３に電流駆動部２の電流経路と振幅制御信号ｐ、ｎの関係を示す。図４乃至図９と同じ構成要素には同一の番号を付し、説明を省略する。
９１〜９４は振幅制御信号８５／振幅制御信号８６のデータパターンを示している。９５〜９９は電流の向きを示している。８１〜８４が点線で表されている場合、スイッチ８２もしくは８３がオフのため、伝送路６６からみたら開放状態であることを示している。
図１０で振幅制御信号８５がＬで振幅制御信号８６がＬの場合、スイッチ８３がオフでスイッチ８２がオンなので、電源電圧から伝送路６６に電流が流 れ込む。
図１１で振幅制御信号８５がＨで振幅制御信号８６がＨの場合、スイッチ８２がオフでスイッチ８３がオンなので伝送路からＧＮＤに電流を引き込む。
【００１５】
図１２で振幅制御信号８５がＬで振幅制御信号８６がＨの場合、スイッチ８２及びスイッチ８３がオンなので、電流源８１及び電流源８４が導通状態になる。ここで、電流源８１と電流源８４は理想的には電流値の等しい電流源なので、伝送路には電流が流れず電源からＧＮＤに貫通電流が流れる。
図１３で振幅制御信号８５がＨで振幅制御信号８６がＬの場合、スイッチ８２及びスイッチ８３がオフなので電流駆動部２は電流を消費しない。データ出力部のスイッチと電流駆動部のスイッチは連動して動作をし、抵抗デバイスｎ６３に電流を流しこんだり、抵抗デバイス６２から電流を引き抜いたりして、出力端６７に出力される電圧の値を制御する機能を持つ。
【００１６】
図１４はデータ出力部１と電流駆動部２の実施例である。データ６５と振幅制御信号８５、８６のデータパターンについて説明する。
図１５にデータ出力部に入力されるデータと振幅制御信号８５乃至８６の関係を示す。図１５の上からデータ、振幅制御信号８５、振幅制御信号８６のデータパターンを示している。図中１ＵＩとはデータパターンの最小パルス幅を示している。以降１ＵＩを１ｂｉｔとする。
（１）、（４）のように１ｂｉｔ毎にデータが切り替わる場合、振幅制御信号８５はＨを振幅制御信号８６はＬを保持するので、電流駆動部２は電流を消費しない。
（２）、（６）のように２ｂｉｔ以上データがＬである場合、最初の１ｂｉｔ目では電流駆動部２は電流を消費しないが、２ｂｉｔ目以降はデータが切り替わるまで振幅制御信号は８５はＬを振幅制御信号８６はＬを保持するので、電流駆動部２は電源電圧から伝送路６６に電流を流し込む（Ｌのディエンファシス）。
同様に（３）、（５）のように２ｂｉｔ以上データがＨである場合、最初の１ｂｉｔ目では電流駆動部２は電流を消費しないが、２ｂｉｔ目移行はデータが切り替わるまで、出力端６６からＧＮＤに電流を引き込む（Ｈのディエンファシス）。以上（１）〜（６）の間で、電流駆動部が電流を消費している時としていない時では消費電流に差が出るので、この差が電源電圧の変動量に差につながり、結果データ依存のジッタを生じる。以上のデータパターンを基に振幅制御信号８５及び８６が取りうるデータパターンを図１６に示す。図１６に示すように振幅制御信号は同時にスイッチ８２及び８３が同時にオンすることはない。
【００１７】
以下、図１７、１８に１ｂｉｔ毎にデータが切り替わる時にＨを出力する時の等価回路とＨのディエンファシス状態時の出力端電圧がＶｄｄ／３時の等価回路を示し、電源電圧の変動量の差について説明する。
図１７、１８、１２１は外部電源と出力装置の電源（Ｖｄｄ）につく配線抵抗などのインピーダンスを示し、１２２は外部のＧＮＤと出力装置にのＧＮＤにつく配線抵抗などのインピーダンスを示す。出力端６７の電圧がＶｄｄ／２の時に出力装置が消費する電流は出力抵抗７５と終端抵抗７３で決まるのでＶｄｄ／２Ｚである。よって外部電源からチップ内電源の電圧降下はおよそＺｓ＊（Ｖｄｄ／２Ｚ）である。
図１８は電流を余分に流すことでディエンファシスをかける。このときの出力装置に流れる電流値は２Ｖｄｄ／３なので、外部電源からチップ内電源の電圧降下はＺｓ＊（２Ｖｄｄ／３）であり、１ｂｉｔ毎にデータが切り替わる場合と比べて電源の変動量が異なり、この変動量の違いがジッタとなる。そこで、ダミー電流駆動部で非ディエンファシス時に電流を余分に流すことで、データによらず、消費電流を一定にし、電源の変動量を一定にすることでジッタを低減することが可能となる。
【００１８】
図１９にダミー電流駆動部３の実施例を示す。ダミー電流駆動部３はディエンファシス時に電源電圧に定常的に流れる電流と非ディエンファシス時に電源電圧に流れる電流の差分と等しい電流量を流す電流源（電源側ダミー電流源）ｐｄ１３１と電流源直列に接続されたスイッチ（電源側ダミースイッチ）ｐｄ１３２とスイッチｐｄ１３２と直列に接続されたスイッチ（グランド側ダミースイッチ）ｎｄ１３３とスイッチｎｄ１３３の他方が電流源ｐｄ１３１と等しい電流量を流す電流源（グランド側ダミー電流源）ｎｄ１３４に直列に接続された構成をなす。スイッチｐｄ１３２はｐ−ＭＯＳトランジスタ、スイッチｎｄ１３３はｎ−ＭＯＳトランジスタで構成されている。
図２０にデータと振幅制御信号８５／振幅制御信号８６と電流駆動部２、ダミー電流駆動部３の関係について示す。電流源駆動部２の電流源ｐとはスイッチ８２がオン状態を示し、電流源ｎとはスイッチ８３がオン状態を示す。振幅制御信号の条件に関わらず、電流は常に流れる状態となり、エンファシスが原因で生じるデータ依存の消費電流の差異は解決され、電流の差異による電源変動の差異も解消される。
【００１９】
＜実施例２＞
図２１に他の実施形態にかかる出力装置の概略図を示す。本発明はデータ出力部１、複数の電流駆動部２ａ、２ｂ…２ｘ、複数のダミー電流駆動部３ａ、３ｂ…３ｘの３つのパートから構成されている。複数の電流駆動部２ａ、２ｂ…２ｘの各々は電流駆動部２と同様の構成をなし、複数のダミー電流駆動部３ａ、３ｂ…３ｘの各々でダミー電流駆動部３と同様の構成をなす。
図２２〜２５で本発明における多値出力装置の原理を７値出力回路を例に説明する。図２２は７値出力回路の実施例である。７値の出力回路の場合電流駆動部は２つ以上で構成される。
【００２０】
データ出力部１は図４と同じ構成なので同一番号を付し、説明を省略する。電流駆動部２ａは電源電圧から電流を引き込む電流源（電源側駆動電流源）ｐ０（１５１）と電流源ｐ０（１５１）と直列に接続されたスイッチ（電源側駆動スイッチ）ｐ０（１５２）とスイッチｐ０（１５２）と直列に接続されたスイッチ（グランド側駆動スイッチ）ｎ０（１５３）と、スイッチｎ０（１５３）と直列に接続された電流源（グランド側駆動電流源）ｎ０（１５４）を有し、電流源１５１と電流源１５４は等しい電流値の電流源で、スイッチ１５２とスイッチ１５３は出力端１５１を介している。またスイッチ１５２はｐ−ＭＯＳトランジスタで、振幅制御信号ｐ０によってオンオフされ、スイッチ１５３はｎ−ＭＯＳトランジスタで、振幅制御信号ｎ０でオンオフ制御される。
電流駆動部２ｂも電流駆動部２ａと同様の構成をなし、電流源１５５と電流源１５８は等しい電流値であるが、電流源１５５（または１５８）は必ずしも電流源１５１（または１５４）と等しい必要性はない。また、スイッチ１５６は振幅制御信号ｐ１でオンオフ制御され、スイッチ１５７は振幅制御信号ｎ１でオンオフ制御される。振幅制御信号ｎ０及び振幅制御信号ｐ０、振幅制御信号ｎ１、振幅制御信号ｐ１は振幅制御信号０の１ＵＩを最小パルス幅としてオン・オフすることを特徴とする。
【００２１】
図２３はデータ出力部１の振幅制御信号０がＨで、スイッチ１５２、１５３、１５６、１５７がオフの時の等価回路を示している。この時出力端１４１の出力電圧は０である。
図２４は振幅制御信号０がＨで電流駆動部２ａ及び２ｂのスイッチの中で１４５のみがオンの時の等価回路を示している。電流源駆動部２ａ及び２ｂの電流値をそれぞれ、Ｖｄｄ／（１２＊Ｚ）、Ｖｄｄ／（６＊Ｚ）とすると出力端の電圧はＶｄｄ／１２である。
図２５は振幅制御信号０がＨで電流駆動部２ａ及び電流駆動部２ｂのスイッチの１５２及び１５６がオンの時の等価回路を示している。この時出力端１４１の電圧はＶｄｄ／４である。上記の説明のように出力電圧は出力抵抗７２に流れる電流値で制御される。
図２６に振幅制御信号０及び振幅制御信号ｎ０／ｐ０、振幅制御信号ｎ１／ｐ１のデータパターンと出力電圧について記述する。本発明のように電流値によって振幅を制御する方式の場合、出力値毎に電流駆動部の動作が異なるので、消費される電流値が異なり、その結果電源変動の差もことなる。そこで、データに依存しないようにダミー電流駆動部で消費電流を一定にするような電流を消費することで電源の変動量も一定となり、ジッタも低減できる。
【００２２】
図２７に７値のダミー電流駆動部に関する実施例を示す。ダミー電流駆動部３ａは、電流源（電源側ダミー電流源）ｐｄ０（１６１）と直列に接続されたスイッチ（電源側ダミースイッチ）ｐｄ０（１６２）と、スイッチｐｄ０（１６２）と直列に接続され他方を電流源（グランド側ダミー電流源）ｎｄ０（１６４）に接続されたスイッチ（グランド側ダミースイッチ）ｎｄ０（１６３）からなり、ダミー電流駆動部３ｂは、電流源ｐｄ１（１６７）と直列に接続されたスイッチｐｄ１（１６８）と、スイッチｐｄ１（１６８）と直列に接続された他方を電流源ｎｄ１（１６１０）に接続されたスイッチｎｄ１（１６９）を備えた構成である。
スイッチｐｄ０（１６２）とスイッチｐｄ１（１６８）は、ｐ−ＭＯＳトランジスタである。スイッチｎｄ０（１６３）とスイッチｎｄ１（１６９）は、ｎ−ＭＯＳスイッチトランジスタである。電流源ｐｄ０（１６７）と電流源ｎｄ０（１６１０）の電流値は等しくＶｄｄ／（６Ｚ）、電流源ｎｄ０（１６１）と電流源ｎｄ１（１６４）の電流値は等しくＶｄｄ／（１２Ｚ）である。ダミー電流源１６１及び１６４は、図２２の電流駆動部２ａのスイッチｐ０（１５２）、ｎ０（１５３）が両方オフの時に電流を消費し、ダミー電流源１６７及び１６１０は図２２の電流駆動部２ｂのスイッチｐ１（１５６）、ｎ１（１５７）が両方オフの時に電流を消費する。電流駆動部とダミー電流駆動部の流す電流値の総和は常に一定なので、データによって生じる電流値の差異を解消することが可能である。
【００２３】
＜実施例３＞
図２８、２９はＰＣＩｅｘｐｒｅｓｓに関する物理層エレクトリカルサブブロックの回路の一部である。ＰＣＩＥｘｐｒｅｓｓではそのほか１０ｂ８ｂ変換機構や、シリアライザなどデジタル部も必要であるがここでは省略する。
１７１〜１７６が一つのレーン間の回路を示し、１７１ａ〜１７６ａは別のレーンの回路を示す。１７１ａ〜１７６ａは１７１〜１７６と全く同様の構成をなしているので、以下では１７１〜１７６のみを説明する。
本発明は１７１の送信部に応用される。１７１が差動の構成をなす出力回路であり、１７２、１７３が容量カップリング用の容量で、１７４、１７５が５０Ωの伝送路、１７６が受信回路である。さらに１７１のブロック図を図２９に示す。１７７、１７１１は伝送路インピーダンスと等しい出力インピーダンスで信号を出力するデータ出力部で、１７７が正転（反転）データが入力され、１７１１には反転（正転）データが入力されるそして、回路の構成に関しては実施例１の構成がそのまま利用できる。
電流駆動部１７８、１７１０に関しても実施例１の構成がそのまま利用できる。ダミー電流駆動部も実施例１の構成がそのまま利用できる。データに関しては、シリアルデータ＋とエンファシスデータｎ＋とエンファシスデータｐ＋に関してはそれぞれ、データと振幅制御信号８５と振幅制御信号８６と同様のパターンのデータが入力される。この構成によって、データパターンによらず一定の消費電流となり、電源電圧変動も一定になり、ジッタが低減する。
【００２４】
図３０にシリアルデータ＋とエンファシスデータｎ＋とエンファシスデータｐ＋と出力波形、電流駆動部の消費電流とダミー電流駆動部の消費電流と電源電圧の降下を示す。
電流駆動部が電流を消費していない時にダミー電流が電流を消費することで電流駆動部とダミー電流駆動部が消費電流の総和を一定にし、電源電圧の降下を一定にすることで、従来の方法と比べて、ジッタの低減を可能にする。
【図面の簡単な説明】
【００２５】
【図１】本発明の出力装置の一実施形態を示す概略図である。
【図２】本発明の多値出力装置の一実施形態を示す概略図である。
【図３】本発明の出力装置のブロック図である。
【図４】データ出力部１の実施例を示す図である。
【図５】データ出力部１にＨが入力された時の動作図である。
【図６】図５の等価回路１を示す図である。
【図７】データ出力部１にＬが入力された時の動作図である。
【図８】図７の等価回路２を示す図である。
【図９】電流駆動部２の実施の形態を示す図である。
【図１０】電流駆動部２の動作説明図（その１）である。
【図１１】電流駆動部２の動作説明図（その２）である。
【図１２】電流駆動部２の動作説明図（その３）である。
【図１３】電流駆動部２の動作説明図（その４）である。
【図１４】データ出力部と電流駆動部を組み合わせた図である。
【図１５】データパターンと振幅制御信号の関係を示す図である。
【図１６】データパターンと振幅制御信号と出力の関係を示す図である。
【図１７】出力Ｈ時のチップ外電源を含んだ等価回路を示す図である。
【図１８】出力Ｈでエンファシス時のチップ外電源を含んだ等価回路を示す図である。
【図１９】ダミー電流駆動部の実施例を示す図である。
【図２０】データと振幅制御信号と電流駆動部、ダミー電流駆動部、出力の関係を示す図である。
【図２１】本発明の多値出力装置の一実施形態を示す概略図である。
【図２２】７値出力回路を示す図である。
【図２３】図２１の等価回路１を示す図（その１）である。
【図２４】図２１の等価回路１を示す図（その２）である。
【図２５】図２１の等価回路１を示す図（その３）である。
【図２６】振幅制御信号と出力電圧値の関係を示す図である。
【図２７】ダミー電流駆動部の一実施形態を示す概略図である。
【図２８】ＰＣＩｅｘｐｒｅｓｓに関する物理層エレクトリカルサブブロックの回路を示す図である。
【図２９】ＰＣＩｅｘｐｒｅｓｓに関する物理層エレクトリカルサブブロックの回路を示す図である。
【図３０】データごとの消費電流と電圧降下の関係を示す図である。
【図３１】従来の出力装置を示す図である。
【図３２】従来の出力装置を示す図である。
【符号の説明】
【００２６】
１ データ出力部、２ 電流駆動部、３ ダミー電流駆動部、６１ スイッチｐｏ、６２ 抵抗デバイスｐ、６３ 抵抗デバイスｎ、６４ スイッチｎｏ、６５ データ、６６ 伝送路、６８ 終端抵抗、８５、８６ 振幅制御信号、１３１ 電流源ｐｄ、１３２ スイッチｐｄ、１３３ スイッチｎｄ、１３４ 電流源ｎｄ
【特許請求の範囲】
【請求項１】
伝送路に伝送信号を出力する出力装置であって、
入力されたデータを振幅制御して出力するデータ出力部と、第１及び第２の振幅制御信号に基づいて前記伝送路に電流を重畳出力して前記伝送信号の振幅を制御する電流駆動部と、前記第１及び第２の振幅制御信号に基づいて前記電流駆動部との合計消費電流値が略一定となるように消費電流を制御するダミー電流駆動部と、を備えたことを特徴とする出力装置。
【請求項２】
前記ダミー電流駆動部と前記電流駆動部との構成が同じであることを特徴とする請求項１に記載の出力装置。
【請求項３】
前記データ出力部は、出力インピーダンスを前記伝送路の特性インピーダンスに整合するように調整された第１及び第２の抵抗デバイスと、該第１の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御される電源側スイッチと、前記第２の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御されるグランド側スイッチと、を備えたことを特徴とする請求項１に記載の出力装置。
【請求項４】
前記電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側駆動スイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側駆動スイッチと、前記電源側駆動スイッチを介して前記伝送路に電流を流し込む電源側駆動電流源と、前記グランド側駆動スイッチを介して前記電源側駆動電流源と略等しい電流をグランドに引き込むグランド側駆動電流源と、を備えたことを特徴とする請求項１に記載の出力装置。
【請求項５】
前記ダミー電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側ダミースイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側ダミースイッチと、前記電源側ダミースイッチを介して電流を流し込む電源側ダミー電流源と、前記グランド側ダミースイッチを介して電流をグランドに引き込むグランド側ダミー電流源と、を備えたことを特徴とする請求項１に記載の出力装置。
【請求項６】
前記電源側駆動スイッチ及び前記グランド側駆動スイッチがオフすることで前記電流駆動部をオフとし、且つ前記電源側ダミースイッチ及び前記グランド側ダミースイッチが何れもオン状態になった時、前記ダミー電流駆動部が電流を消費することを特徴とする請求項１乃至５の何れか一項に記載の出力装置。
【請求項７】
伝送路に多値の伝送信号を出力する多値信号出力装置において、
入力された振幅制御信号に基づいてデータを出力するデータ出力部と、
第１及び第２の振幅制御信号に基づいて前記伝送路に電流を重畳出力して前記伝送信号の振幅を制御する複数の電流駆動部と、
前記第１及び第２の振幅制御信号に基づいて前記電流駆動部との合計消費電流値が略一定となるように消費電流を制御する複数のダミー電流駆動部と、を備えたことを特徴とする多値出力装置。
【請求項８】
前記複数のダミー電流駆動部と前記複数の電流駆動部との構成が同じであることを特徴とする請求項７に記載の多値出力装置。
【請求項９】
前記データ出力部は、出力インピーダンスを前記伝送路の特性インピーダンスに整合するように調整された第１及び第２の抵抗デバイスと、該第１の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御される電源側スイッチと、前記第２の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御されるグランド側スイッチと、を備えたことを特徴とする請求項７に記載の多値出力装置。
【請求項１０】
前記複数の電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側駆動スイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側駆動スイッチと、前記電源側駆動スイッチを介して前記伝送路に電流を流し込む電源側駆動電流源と、前記グランド側駆動スイッチを介して前記電源側駆動電流源と略等しい電流をグランドに引き込むグランド側駆動電流源と、を夫々備えたことを特徴とする請求項７に記載の多値出力装置。
【請求項１１】
前記複数のダミー電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側ダミースイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側ダミースイッチと、前記電源側ダミースイッチを介して電流を流し込む電源側ダミー電流源と、前記グランド側ダミースイッチを介して電流をグランドに引き込むグランド側ダミー電流源と、を夫々備えたことを特徴とする請求項７に記載の多値出力装置。
【請求項１２】
高速シリアル伝送に用いられる半導体集積装置であって、
請求項１至１１の何れか一項に記載の出力装置を用いてシリアル伝送信号を出力することを特徴とする半導体集積装置。
【請求項１】
伝送路に伝送信号を出力する出力装置であって、
入力されたデータを振幅制御して出力するデータ出力部と、第１及び第２の振幅制御信号に基づいて前記伝送路に電流を重畳出力して前記伝送信号の振幅を制御する電流駆動部と、前記第１及び第２の振幅制御信号に基づいて前記電流駆動部との合計消費電流値が略一定となるように消費電流を制御するダミー電流駆動部と、を備えたことを特徴とする出力装置。
【請求項２】
前記ダミー電流駆動部と前記電流駆動部との構成が同じであることを特徴とする請求項１に記載の出力装置。
【請求項３】
前記データ出力部は、出力インピーダンスを前記伝送路の特性インピーダンスに整合するように調整された第１及び第２の抵抗デバイスと、該第１の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御される電源側スイッチと、前記第２の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御されるグランド側スイッチと、を備えたことを特徴とする請求項１に記載の出力装置。
【請求項４】
前記電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側駆動スイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側駆動スイッチと、前記電源側駆動スイッチを介して前記伝送路に電流を流し込む電源側駆動電流源と、前記グランド側駆動スイッチを介して前記電源側駆動電流源と略等しい電流をグランドに引き込むグランド側駆動電流源と、を備えたことを特徴とする請求項１に記載の出力装置。
【請求項５】
前記ダミー電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側ダミースイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側ダミースイッチと、前記電源側ダミースイッチを介して電流を流し込む電源側ダミー電流源と、前記グランド側ダミースイッチを介して電流をグランドに引き込むグランド側ダミー電流源と、を備えたことを特徴とする請求項１に記載の出力装置。
【請求項６】
前記電源側駆動スイッチ及び前記グランド側駆動スイッチがオフすることで前記電流駆動部をオフとし、且つ前記電源側ダミースイッチ及び前記グランド側ダミースイッチが何れもオン状態になった時、前記ダミー電流駆動部が電流を消費することを特徴とする請求項１乃至５の何れか一項に記載の出力装置。
【請求項７】
伝送路に多値の伝送信号を出力する多値信号出力装置において、
入力された振幅制御信号に基づいてデータを出力するデータ出力部と、
第１及び第２の振幅制御信号に基づいて前記伝送路に電流を重畳出力して前記伝送信号の振幅を制御する複数の電流駆動部と、
前記第１及び第２の振幅制御信号に基づいて前記電流駆動部との合計消費電流値が略一定となるように消費電流を制御する複数のダミー電流駆動部と、を備えたことを特徴とする多値出力装置。
【請求項８】
前記複数のダミー電流駆動部と前記複数の電流駆動部との構成が同じであることを特徴とする請求項７に記載の多値出力装置。
【請求項９】
前記データ出力部は、出力インピーダンスを前記伝送路の特性インピーダンスに整合するように調整された第１及び第２の抵抗デバイスと、該第１の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御される電源側スイッチと、前記第２の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御されるグランド側スイッチと、を備えたことを特徴とする請求項７に記載の多値出力装置。
【請求項１０】
前記複数の電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側駆動スイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側駆動スイッチと、前記電源側駆動スイッチを介して前記伝送路に電流を流し込む電源側駆動電流源と、前記グランド側駆動スイッチを介して前記電源側駆動電流源と略等しい電流をグランドに引き込むグランド側駆動電流源と、を夫々備えたことを特徴とする請求項７に記載の多値出力装置。
【請求項１１】
前記複数のダミー電流駆動部は、前記第１の振幅制御信号に基づいてオン・オフする電源側ダミースイッチと、前記第２の振幅制御信号に基づいてオン・オフするグランド側ダミースイッチと、前記電源側ダミースイッチを介して電流を流し込む電源側ダミー電流源と、前記グランド側ダミースイッチを介して電流をグランドに引き込むグランド側ダミー電流源と、を夫々備えたことを特徴とする請求項７に記載の多値出力装置。
【請求項１２】
高速シリアル伝送に用いられる半導体集積装置であって、
請求項１至１１の何れか一項に記載の出力装置を用いてシリアル伝送信号を出力することを特徴とする半導体集積装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【公開番号】特開２００９−１０５８５７（Ｐ２００９−１０５８５７Ａ）
【公開日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願番号】特願２００７−２７８１２７（Ｐ２００７−２７８１２７）
【出願日】平成１９年１０月２５日（２００７．１０．２５）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願日】平成１９年１０月２５日（２００７．１０．２５）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]