【課題】製造プロセスのマージンを削ることなく、オフセットの補正が可能なラッチ型コンパレータ、及びこれを用いた、オフセットの補正が可能な多値論理の復調回路を提供する
【解決手段】本発明によるラッチ型コンパレータは、クロスカップルされた２つのＣＭＯＳインバータからなるフリップフロップを含み、フリップフロップの４個のトランジスタの各々のソースと電源／接地間には伝達トランジスタを介して抵抗と設定電流可変の定電流源が接続され、フリップフロップの差動出力は各々伝達トランジスタを介して差動入力に接続され、全ての伝達トランジスタのゲートは、差動クロック入力のいずれかに接続されていることを特徴とする。 （もっと読む）

【課題】高耐圧化可能な半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路は、第１電位ノード〔VDD〕と接続された第１ノード〔VOUT〕と、第１ノード〔VOUT〕と第１電位ノードより低電位である第２電位ノード〔VSS〕との間に直列に接続された第１のｎチャネル型トランジスタ〔NT1〕および第２のｎチャネル型トランジスタ〔NT2〕を有し、第１のｎチャネル型トランジスタ〔NT1〕の一端は、第２電位ノード〔VSS〕に接続され、他端は、第２のｎチャネル型トランジスタの一端に接続され、ゲート端子は、第２ノード〔VIN〕に接続され、第２のｎチャネル型トランジスタ〔NT2〕の他端は、第１ノード〔VOUT〕に接続され、ゲート端子は、第１電位ノード〔VDD〕と第２電位ノード〔VSS〕との間に位置する第１中間電位〔VM1〕に接続されている。第２のｎチャネル型トランジスタにより分圧され、各トランジスタに印加される電圧を低減できる。 （もっと読む）

【課題】出力端子が出力回路の電源電圧より高電位である場合や、出力回路の電源電圧が０Ｖになっても出力端子から電源電圧へ電流の逆流入は発生しないトレラントバッファ回路及びインターフェースを提供すること。
【解決手段】トレラントバッファ回路１００は、電源端子ＶＤＤ１と出力端子１０２の間にソースを共有して直列接続されたＰチャンネルＭＯＳトランジスタＱ１１１，Ｑ１１２と、出力端子１０２と接地端子の間に接続されたＮチャンネルＭＯＳトランジスタＱ１１３と、ＰチャンネルＭＯＳトランジスタＱ１１１のゲートに出力接続されたインバータ１２１と、ＰチャンネルＭＯＳトランジスタＱ１１２のゲートに出力接続されたインバータ１２２と、各ＭＯＳトランジスタＱ１１１、Ｑ１１２、Ｑ１１３にそれぞれ第１、第２及び第３の制御信号を出力してこれらのＭＯＳトランジスタのオン・オフを制御する制御回路１３０とを備える。 （もっと読む）

【課題】電力ロスを低減しつつセンサ回路に供給される電圧の安定化を図ることができるセンサ駆動回路を安価に提供する。
【解決手段】電圧検出回路１２が、ブリッジ回路Ｂに供給される交流電圧を分圧した電圧を基準電圧Ｖｒｅｆだけシフトアップした電圧を出力する。第１比較回路１３が、電圧検出回路１２により出力された電圧と第１比較電圧Ｖｃ１とを比較して、ブリッジ回路Ｂに供給される正の交流電圧の大きさが電圧Ｖｔｈを越えないように第１トランジスタＱ１を制御する。第２比較回路１４が、電圧検出回路１２により出力された電圧と第２比較電圧Ｖｃ２とを比較して、ブリッジ回路Ｂに供給される負の交流電圧の大きさが電圧Ｖｔｈを越えないように第２トランジスタＱ２を制御する。 （もっと読む）

【課題】さらに入力ノイズ耐性を有するシュミットトリガ型インバータを提供すること。
【解決手段】入力側ノードへの供給電圧が増加して第１の基準電圧に達するに従い出力側ノードから出る電圧が比較高電圧レベルから比較低電圧レベルに遷移し、入力側ノードへの供給電圧が減少して第１の基準電圧より低い第２の基準電圧まで減少するに従い出力側ノードから出る電圧が比較低電圧レベルから比較高電圧レベルに遷移するインバータと、インバータの入力側ノードに一方端が接続された第１の抵抗素子と、インバータの入力側ノードに一方端が接続された、該一方端の電圧が上昇するほどに抵抗値が減じる可変抵抗素子と、可変抵抗素子の他方端に一方端が接続された第２の抵抗素子と、ドレインが第２の抵抗素子の他方端に接続され、ゲートがインバータの出力側ノードに接続され、ソースが接地電位に接続されたｎチャネルＭＯＳトランジスタとを具備する。 （もっと読む）

【課題】電源起動時のリーク電流によるトランジスタの誤作動を防止することが可能な半導体集積回路を提供すること。
【解決手段】発明にかかる半導体集積回路は、第１の制御信号を駆動回路１２０を介して出力する論理回路２０９と、コレクタが高電位側の電源電圧ＶＣＣに接続され、エミッタが出力端子ＶＯＵＴに接続され、ベースに入力される第１の制御信号に応じてオンオフが制御されるＮＰＮ型バイポーラトランジスタ２０１をそなえる。また、一方の端子がベースと駆動回路２１０との間のノードに接続され、他方の端子が電源電圧及び接地電圧のいずれか一方に接続されたトランジスタスイッチ２０３と、第１のトランジスタスイッチに並列に接続された抵抗素子２０５とを備える。このような回路構成により、電源起動時のリーク電流によるトランジスタの誤作動を防止することができる。 （もっと読む）

【課題】ゲートドライバおよびその操作方法を提供する。
【解決手段】本発明は、液晶ディスプレイ装置に用いられる複数の直列されたシフトレジスタを有するゲートドライバに関する。各前記シフトレジスタは前記液晶ディスプレイ装置における一行の画素にゲートライン駆動信号を提供するのに用いられる。前記ゲートライン駆動信号はフロントパルスとリアパルスを有し、前記シフトレジスタはフロントパルス発生部とリアパルス発生部を有して対応するパルスを発生する。各前記パルス発生部は第１プルアップ回路を有して電圧レベルを発生し、これにより第２プルアップ回路におけるスイッチ素子を導電状態に維持させる。従って、対応するクロック信号に応じてフロントパルスまたはリアパルスを発生し、及び２つのプルダウン回路は、前記電圧レベルに応じてプルダウン周期のみで前記フロントパルスまたはリアパルスを発生させる。 （もっと読む）

【課題】ターンオンサージやターンオフサージを抑制できる絶縁ゲート型の半導体装置の駆動回路を提供する。
【解決手段】ＩＧＢＴ駆動回路の供給側（電源側）からゲート電極７ａとダミーゲート電極７ｂに至る経路内における各抵抗２２〜２４について、ゲート電極７ａに至る経路に存在する第１、第３抵抗２２、２４の抵抗値Ｒｇ１、Ｒｇ３の合計値Ｒｇ１＋Ｒｇ３よりもダミーゲート電極７ｂに至る経路に存在する第２抵抗２３の抵抗値Ｒｇ２の方が小さくなるようにする。また、ゲート電極７ａやダミーゲート回路と電極７ｂからＩＧＢＴ駆動回路の引き抜き側（ＧＮＤ側）に至る経路内における各抵抗２２〜２４について、ゲート電極７ａからの経路に存在する第１抵抗２２の抵抗値Ｒｇ１の方がダミーゲート電極７ｂからの経路に存在する第２、第３抵抗２３、２４の抵抗値Ｒｇ２、Ｒｇ３の合計値Ｒｇ２＋Ｒｇ３よりも小さくなるようにする。 （もっと読む）

【課題】発振回路において発振動作が行われているか否かを判定する発振停止検出回路を内蔵した半導体集積回路において、電源電位が立ち上がる際の誤検出を防止する。
【解決手段】この半導体集積回路は、クロック信号又は反転クロック信号がゲートに印加されて交互にオン／オフする複数のトランジスタが直列に接続され、第１の電源電位から正の電荷を移送するトランジスタ列と、複数のトランジスタによって移送される電荷を蓄積する複数のコンデンサと、最終段のコンデンサの端子をプルダウンするプルダウン素子と、最終段のコンデンサの端子の電位がゲートに印加され、第２の電源電位がソースに供給されるＮチャネルＭＯＳトランジスタと、該ＮチャネルＭＯＳトランジスタのドレインをプルアップするプルアップ素子と、該ＮチャネルＭＯＳトランジスタのドレイン電位に基づいて出力信号を生成する論理回路とを具備する。 （もっと読む）

少なくとも部分的に、特に少なくともタイムスロット方式でＴＭＤＳ符号化され、且つ特に少なくとも１つのＤＶＩデータ接続、及び／又は、少なくとも１つのＨＤＭＩデータ接続に割り当てられた信号を、少なくとも１つのデータソースから少なくとも１つのデータシンクへ安価に伝送する回路装置（１００；１００’）及び方法を提供するために、
駆動回路（Ｓ１；Ｓ１’）は、上流に接続され且つ前記データソースに割り当てられた少なくとも１つの接続インターフェース（ＩＱ）によって、約５ボルトの供給電圧を含み、特に約５５ミリアンペア以下でチャージすることができる、供給電圧（Ｖ_{ＤＶＩ／ＨＤＭＩ}）を供給されること、
前記駆動回路（Ｓ１；Ｓ１’）の下流に接続された少なくとも１つの発光素子（ＬＤ_１）、特に少なくとも１つの光ダイオード、少なくとも１つの発光ダイオード、少なくとも１つのレーザダイオード、あるいは少なくとも１つの半導体レーザを含む少なくとも１つのレーザによって、電気的なＴＭＤＳ符号化信号を電気−光変換して、前記ＴＭＤＳ符号化信号を与えられた光（Ｌ_ＴＭＤＳ）として、少なくとも１つの光ファイバー（Ｆ_１）、特に少なくとも１つのガラス繊維又は少なくとも１つのプラスチックファイバーを含む少なくとも１つのプラスチック材料繊維に、連結すること、
少なくとも１つのＴＭＤＳトランスミッタ（ＴＭ）からデータソースに割り当てられた前記接続インターフェース（ＩＱ）へ供給される直流電流部分は、前記駆動回路（Ｓ１；Ｓ１’）によって前記発光素子（ＬＤ_１）を制御する変調信号電流に変換されること、
前記ＴＭＤＳ符号化信号を与えられた前記光（Ｌ_ＴＭＤＳ）は、少なくとも１つの光吸収素子（ＰＤ_１）、特に少なくとも１つのフォトダイオードによって、前記光ファイバー（Ｆ_１）から取り出されて、光−電気変換され、前記光吸収素子（ＰＤ_１）の下流且つ前記データシンクに割り当てられた少なくとも１つの接続インターフェース（ＩＳ）の上流に接続された少なくとも１つのトランスインピーダンス変換回路（Ｓ２；Ｓ２’）に供給され、前記トランスインピーダンス変換回路（Ｓ２；Ｓ２’）は、少なくとも１つの差動ペア配線（ＡＤ、ＡＤ’）によって印加される直流電圧部分によって提供されることが提案される。
（もっと読む）

【課題】受動キーパッドにおける入力範囲間での区別化をする。
【解決手段】スイッチＳ１．．．Ｓｎを有する受動回路網１００のスイッチ投入を処理する方法および回路。受動回路網１００は、スイッチ投入に応じて出力電圧を発生する。この回路は、受動回路網に結合され、出力電圧を基準電圧と比較する比較回路２０６を備えている。比較回路に結合されたデコーダ２１２は、出力電圧が所定の範囲内にある場合、スイッチ投入を復号化し、出力電圧が所定の範囲内にない場合、前記スイッチ投入を復号化しない。この回路は、意味あるキープレスの適切な処理ができると同時にうっかりとやったあるいは不注意なキープレスを無視し、それによって電力およびプロセッサ時間を確保する受動回路網キーパッドの入力範囲間で区別する。 （もっと読む）

【課題】本発明は、コストアップを抑制でき、かつ、異常履歴を得ることができる半導体集積回路装置を提供することを目的とする。
【解決手段】発振を行って発振信号を出力すると共に発振停止を検出したとき発振停止検出信号を出力し発振を再開する発振回路と、発振回路が出力する発振停止検出信号をエラーフラグとして保持するレジスタと、発振回路が出力する発振停止検出信号からリセット信号を生成して機能モジュールをリセットするリセット制御部と、機能モジュールのリセット後、レジスタからエラーフラグを読み出して不揮発性メモリに記憶する記憶制御手段を有する。 （もっと読む）

【課題】保護素子の半壊等によって外部電源端子からチップ内部へリーク電流が流れるようになった場合に、これを検出して外部へ報知することが可能な半導体集積回路を提供する。
【解決手段】外部電源端子に接続された保護素子（１１）と、該保護素子に流れるリーク電流を検出する電流検出回路（１２）とを備え、前記保護素子に所定以上の電流が流れた場合に検出信号を出力するように構成した。さらに、周期的な入力によって内部が周期的にリセットされ、周期的な入力がなくなるとアラーム信号を出力するウォッチドッグタイマ回路（１４）を設け、ウォッチドッグタイマ回路から出力されるアラーム信号と前記検出信号との論理積もしくは論理和をとった信号を外部へ出力するように構成した。 （もっと読む）

【課題】出力回路のスイッチング素子の短絡による破壊を確実に防止することが可能な出力バッファ回路及びそれを複数備えた出力バッファシステムを提供する。
【解決手段】第１の上側スイッチング素子４の他方の主端子と第１の下側スイッチング素子５の一方の主端子とを接続する部分が外部への出力部６を構成する第１の出力回路２と、出力端子が第１の出力回路２の出力部６に接続された第２の出力回路２２と、第１の出力回路２の出力部６の短絡を検出する短絡検出回路２４と、を備え、その起動時に、第１の出力回路２を動作させる前に第２の出力回路２２を動作させて短絡検出回路２４を動作させ、出力部６の短絡が検出されなかった場合に第１の出力回路２を動作させ、出力部６の短絡が検出された場合には第１の出力回路２を動作させないよう構成されている。 （もっと読む）

【課題】トランジスタを用いたスイッチ回路を有するデジタル回路において、電源電圧、入力信号の振幅、トランジスタのしきい値電圧の関係に応じて適切に入力信号を補正し、好適な回路動作を可能とする。
【解決手段】電源電位（ＶＤＤ、ＶＳＳ）が供給される第１のトランジスタ（３２、３３）を有するスイッチ回路（３１）と、入力信号が印加される入力端（ＩＮ）と第１のトランジスタの制御端子（ゲート）との間に接続された補正回路（３４、３６）とを有し、前記制御端子と入力端との間に接続された容量（Ｃ２、Ｃ３）と、該容量と前記制御端子との間のノード（Ｎ５、Ｎ６）と電源電位との間に設けられた、第１のトランジスタと概ね同じしきい値を有するダイオード接続された第２のトランジスタ（３５、３７）と、第２のトランジスタに直列に接続されたスイッチ（ＳＷ２、ＳＷ３）とを有するデジタル回路（３０）を提供する。 （もっと読む）

【課題】面積を小さくでき、かつ、消費電流の変化を抑制して安定した動作を行う半導体集積回路の全体消費電流を制御する電流変動制御装置を提供する。
【解決手段】電流変動制御装置は、本来的用途に応じて設けられている複数の既存内部回路Bを選択的に活性化させて調整用の消費電流を生じさせる電流制御回路と、内部回路Aのリセット解除およびリセット投入を制御するリセット制御信号を出力するとともに電流制御回路に動作許可を与える動作許可信号を出力するリセット制御回路と、を備える。電流制御回路は、既存内部回路Bに活性化制御信号を出力し、内部回路Aのリセット解除前に既存内部回路Bを順次選択して活性化させることによりこれら既存内部回路Bによる調整用消費電流を徐々に上昇させ、内部回路Aのリセット解除時に既存内部回路Bの活性化を停止させる。 （もっと読む）

【課題】高速なデータパターンの時のみ周波数特性を改善して、所望の振幅を得ることが可能な送信側ドライバ回路を提供する。
【解決手段】第１のプルアップ抵抗回路Ｐ４１、第３のプルアップ抵抗回路Ｐ４３、第１のプルダウン抵抗回路Ｎ４１、第３のプルダウン抵抗回路Ｎ４３の抵抗値を第１の制御信号（ＳＤＡＴＡＰ、ＳＤＡＴＡＭ、ＤＥＭＰＨＰＰ、ＤＥＭＰＨＭＮ、ＤＥＭＰＨＰＮ、ＤＥＭＰＨＭＰ）に応じて変化させ、第２のプルアップ抵抗回路Ｐ４２、第４のプルアップ抵抗回路Ｐ４４、第２のプルダウン抵抗回路Ｎ４２、第４のプルダウン抵抗回路Ｎ４４の抵抗値を第２の制御信号（ＥＭＰＨＰＰ、ＥＭＰＨＰＭＮ、ＥＭＰＨＰＮ、ＥＭＰＨＭＰ）に応じて変化させる （もっと読む）

【課題】入力電源が複数ある場合において、複数の入力電源に対応した初期化信号出力回路において、回路規模の増大や消費電力の増大等を抑えること。
【解決手段】ＶＤＤＡとＶＤＤＤとを含む複数の入力電源に基づいて、ＰＯＲを出力するパワーオンリセット回路１であって、ＶＤＤＡに基づいてＰＯＲの出力判断の基準となるＣＰｉｎｍを出力する基準電圧発生回路１０１と、ＶＤＤＤの供給に応じてＶＤＤＡの電圧に応じたＣＰｉｎｐを出力する比較用電圧発生回路１０３と、ＣＰｉｎｍ及びＣＰｉｎｐの供給状態に応じてＰＯＲを生成する電圧比較器１０２と、ＶＤＤＡ及びＶＤＤＤの供給状態に応じてＰＯＲの出力を制御するパワーオンリセット制御回路１０４とを有することを特徴とする。 （もっと読む）

【課題】伝送路にノイズが入った場合でも正常に通信ができる通信装置を提供する。
【解決手段】帰還増幅回路（２）と、帰還増幅回路（２）から供給される内部信号に応答して出力ノード（Ｎ１）に外部出力信号を供給する出力回路（３）と、帰還増幅回路（２）に対する帰還信号の供給を禁止する帰還遮断回路（４）とを具備する出力バッファ回路（１）を構成する。ここで、帰還増幅回路（２）は、入力端（Ｎ２）に入力される送信信号（ＴＸＤ）と外部出力信号を帰還した帰還信号とに基づいて、内部信号の波形を制御する。そして、帰還遮断回路（４）は、出力ノード（Ｎ１）のノイズに基づいて生成される帰還遮断命令に応答して、帰還増幅回路（２）への帰還信号の供給を禁止する。 （もっと読む）

【課題】ＥＳＤ保護回路を共通化してチップ面積を低減し且つＥＳＤ保護回路が故障しても保護される複数の被保護回路が同時に動作不能となることを回避する。
【解決手段】点火回路４とダイアグ回路５の各ノードを同一極性のダイオード１０〜１２を通して共通ノード３１に接続し、共通ノード３１とＥＳＤ保護回路６との間に切り離し回路２３を備える。ＥＳＤ保護回路６が短絡故障していないときには、ダイオード４１は非導通、分圧電圧Ｖｂ＞基準電圧Ｖｒとなり、ＦＥＴ３５がオフ、ＦＥＴ３４がオン可能となる。ＥＳＤ保護回路６が短絡故障すると、ダイオード４１は導通、分圧電圧Ｖｂ＜基準電圧Ｖｒとなり、ＦＥＴ３５がオン、ＦＥＴ３４がオフとなり、共通ノード３１とＥＳＤ保護回路６とを電気的に切り離す。 （もっと読む）