【課題】本発明の実施形態は、高周波スイッチ回路の高周波特性の良否を簡便に判定することができる半導体装置およびその検査方法を提供する。
【解決手段】実施形態に係る半導体装置は、複数の高周波端子と、共通高周波端子と、の間の信号経路を、前記高周波端子と前記共通高周波端子との間に直列に設けられた複数のＦＥＴにより切り替える高周波スイッチ回路を有する半導体装置であって、前記共通高周波端子に接続された複数のＦＥＴを含む半導体スイッチと、前記半導体スイッチを介して前記共通高周波端子に接続された発振回路と、前記発振回路の出力を入力とする検波回路と、前記検波回路の出力端子と、を備える。 （もっと読む）

【課題】 パワーオンまたはパワーダウンを検出するリセット回路を誤動作することなく動作させ、パワーオン時にリセット信号を正常に出力する。
【解決手段】 電源検出回路は、電源電圧が第１電圧を超えたときにパワーオン状態を示すパワーオン信号を活性化するとともに、初期化信号の活性化中に初期化される。スタータ回路は、電源電圧線と接地線の間に直列に配置された抵抗素子、遮断スイッチおよびキャパシタを有し、抵抗素子と遮断スイッチとを接続する第１接続ノードから初期化信号を出力する。遮断スイッチは、パワーオン信号の活性化中にオフする。このため、パワーオン状態中に、抵抗素子を介してキャパシタが充電されることを防止できる。この結果、キャパシタのＴＤＤＢの劣化を確実に防止でき、リセット回路を搭載する半導体装置およびシステムの誤動作を防止できる。 （もっと読む）

【課題】出力期間の切替時における出力信号の遅延発生を抑制する出力回路、データドライバと表示装置の提供。
【解決手段】出力回路は差動増幅回路１１０、１０５，出力増幅回路１２０と第１の制御回路１６０、入力端子１０１、出力端子１０４、第１乃至第３の電源端子ＶＤＤ、ＶＳＳ、ＶＭＬを備える。差動増幅回路は前記入力端子の入力信号と前記出力端子の出力信号を入力する差動入力段１１０と第１及び第２のカレントミラー１３０、１４０を備える。出力増幅回路１２０は第１の電源端子ＶＤＤと出力端子１０４との間に接続された第１導電型の第１のトランジスタ１２１と出力端子１０４と第３の電源端子ＶＭＬとの間に接続された第２導電型の第２のトランジスタ１２２とを備える。第１の制御回路１６０は、第１導電型の第３のトランジスタ１６１と第１のスイッチ１６２を備える。 （もっと読む）

【課題】マイクロコンピュータとＣＰＵを安全かつ確実にリセットして正常起動させる。
【解決手段】第１制御回路４１は第２電圧が動作電圧に達したときにリセット信号が入力されていれば初期化後に起動し、レギュレータＩＣ２０は第１電圧をレギュレートして生成した第２電圧を第１制御回路４１に供給し、第２制御回路４２は第３電圧が動作電圧に達したときにリセット信号が入力されていれば初期化後に起動し、レギュレータＩＣ３０は、第３電圧をレギュレートして生成した第４電圧を第２制御回路４２に供給する機器において、リセット回路１００は、第１電圧が第５電圧を超えて１５０ｍｓが経過するまでリセット信号の出力を継続させ、第１電圧が第５電圧を超えてから１５０ｍｓが経過するとリセット信号の出力を停止する。（第１電圧≧第２電圧、第３電圧≧第４電圧、第１電圧＞第３電圧、第５電圧＞第２電圧） （もっと読む）

【課題】ハイサイドスイッチとして用いられるＮチャネル型のＭＯＳＦＥＴのターンオフ動作に際し、簡単な構成でオフ時間Ｔｏｆｆと立下り時間Ｔｆの最適化が可能な負荷駆動回路を提供する。
【解決手段】電源３と負荷１との間に接続されたハイサイドスイッチとしてパワーＭＯＳＦＥＴ２を用いた負荷駆動回路１０であって、パワーＭＯＳＦＥＴ のゲート電圧Ｖｇと電源３の電源電圧Ｖｐとを比較する比較回路１１と、パワーＭＯＳＦＥＴ２のターンオフ動作においてパワーＭＯＳＦＥＴ２のゲート端子から電荷を放電させる遮断回路１２とを具備し、遮断回路１２によってパワーＭＯＳＦＥＴ２のゲート端子から電荷を放電させる放電速度は、ゲート電圧Ｖｇが電源電圧Ｖｐより高い場合の放電速度よりも、ゲート電圧Ｖｇが電源電圧Ｖｐより低い場合の放電速度が遅くなるように設定されている。 （もっと読む）

【課題】落雷などの故障過渡電流が流れる間はスイッチング装置を開いて過電流が流れるのを防止する一方、その間、負荷電流が中断されない電力制御器システムを提供する。
【解決手段】電力制御器システム１０は、電気経路３１内に設けられた、負荷２０に電流を供給するスイッチング装置３０を備える。スイッチング装置３０の両端間の電圧または電流が所定のレベルを超えたとき、制御器５０がスイッチング装置１０を開くように構成する。スイッチング装置３０が開いているときも、並列電気経路６０を負荷に接続する回路１１内の誘導素子３２に蓄積された誘導エネルギーの放散により、負荷電流６１が並列電気経路６０および負荷２０に流れ続ける。 （もっと読む）

【課題】小型化が可能な故障または異常検出機能を有するパルス増幅装置を提供すること。
【解決手段】本実施形態に係る故障または異常検出機能を有するパルス増幅装置は、入力されるパルスを増幅して出力するパルス増幅器１１と、パルス増幅器１１の入力端子に接続され、パルス増幅器１１に入力されるパルスに同期したパルス増幅器１１を動作させる制御信号を形成して、この制御信号を入力端子に入力するパルス増幅器制御回路１２と、パルス増幅器制御回路１２に接続され、制御信号を連続波に変換する平均化回路１７と、平均化回路１７に接続され、平均化回路１７から出力された連続波の電圧Ｖｇａｖｅとしきい値電圧Ｖｓとを比較する比較回路１８と、比較回路１８に接続され、比較回路１８から出力される差分電圧（Ｖｇａｖｅ−Ｖｓ）に基づいて、パルス増幅器１１の故障、あるいはパルス増幅器制御回路１２の異常を検出する警報装置２３と、を具備する。 （もっと読む）

【課題】 消費電力の少ない回路によって２線式電子スイッチのＯＮ／ＯＦＦ状態を的確に検出できる外部アダプターを提供する。
【解決手段】 外部アダプター１１は、電子スイッチ１に接続される２つの入力端子１２，１３を備える。分圧抵抗器Ｒ１，Ｒ２は入力電圧を分圧し、分圧抵抗器Ｒ２の両端電圧に基づいて、フォトカプラー１４が電子スイッチ１のＯＮ／ＯＦＦ状態を検出する。インピーダンス調整回路１９は、入力端子１２，１３間に介装された調整抵抗器Ｒ３、フォトカプラー１４の出力に応答して調整抵抗器Ｒ３への通電／遮断を切り替えるトランジスタＱ１およびフォトＭＯＳリレー１８を備え、アダプター１１の入力インピーダンスを電子スイッチ１の接点導通状態で相対的に高く、接点非導通状態で相対的に低く調整する。 （もっと読む）

【課題】オン駆動用スイッチング素子がオン故障等してスイッチング素子をオフできない異常状態になっても、スイッチング素子の熱破壊を防止することができる電子装置を提供する。
【解決手段】制御回路１２８は、オン駆動用抵抗１２１ｂの端子間電圧に基づいてオン駆動用ＦＥＴ１２１ａに流れる電流を検出する。そして、駆動信号がＩＧＢＴ１１０ｄのオフを指示しているにもかかわらず、オン駆動用ＦＥＴ１２１ａに電流が流れているとき、駆動用電源回路１２０の動作を停止させ、駆動用電源回路１２０からの電圧の供給を遮断する。その結果、ゲート電圧がオン、オフする閾値電圧より低くなり、ＩＧＢＴ１１０ｄがオフする。従って、オン駆動用スイッチング素子がオン故障等した場合であっても、スイッチング素子の熱破壊を防止することができる。 （もっと読む）

【課題】負荷に供給する電流を精度よく出力する。
【解決手段】ゲート電極とドレイン電極が短絡されている第１トランジスタＴｒ１と、第１トランジスタＴｒ１のゲート電極に、ゲート電極が接続された第２トランジスタＴｒ２と、を備えるカレントミラー回路１０において、第１トランジスタＴｒ１と第２トランジスタＴｒ２は、絶縁膜１２を介してゲート電極１の上部に設けられてチャネル領域が形成される半導体膜２と、半導体膜２上のチャネル領域を覆う領域に設けられる保護膜３と、半導体膜２のチャネル領域を挟む一対の端部に離間して設けられるとともに保護膜３の一部に重なって設けられソース電極６及びドレイン電極７とをそれぞれ有するとともに、少なくとも第２トランジスタＴｒ２は、ソース電極６の保護膜３に対するチャネル長方向への重なり長がドレイン電極７の保護膜３に対する重なり長より長い構造を有する。 （もっと読む）

【課題】所定の電流値以上の電流が流れることを検出すると、電源から遮断する過電流保護回路の偶発的な故障に起因して、所定の電流値以上の電流を継続して出力装置に流れるのを未然に防止することが可能な過電流保護装置を提供する。
【解決手段】この過電流保護装置５は、レーザ出力装置４に供給する電流値を監視するとともに過電流が流れた際に電流を遮断する過電流保護回路５ａと、過電流保護回路５ａが正常に動作するか否かを確認するトランジスタ３２（ＴＲ２）、抵抗３３（Ｒ４）、接点ＲＹ１−３、接点ＲＹ１−２、電源２３、接点ＲＹ１−１、および、フォトカプラ３４（ＰＨＣ１）とを設ける。 （もっと読む）

【課題】電源電圧の変動に起因した書込電流の変動を抑制する。
【解決手段】ドライブ回路２５において、第１のＭＯＳトランジスタＰＭは、第１および第２の電源ノード２８，２９間にデータ書込線ＤＬと直列に設けられる。第２のＭＯＳトランジスタＰＳは、第１のＭＯＳトランジスタＰＭと並列に設けられる。第３および第４のＭＯＳトランジスタＰａ，Ｐｂは、互いに同じ電流電圧特性を有する。第１の素子Ｅａは、第１および第２の電源ノード２８，２９間に第３のＭＯＳトランジスタＰａと直列に接続される。第２の素子Ｅｂは、第１および第２の電源ノード２８，２９間に第４のＭＯＳトランジスタＰｂと直列に接続され、第１の素子Ｅａの電流電圧特性曲線と交差する電流電圧特性を有する。比較器３０は、第１の素子Ｅａにかかる電圧と第２の素子Ｅｂにかかる電圧とを比較し、比較結果に応じて第２のＭＯＳトランジスタＰＳをオンまたはオフにする。 （もっと読む）

【課題】スイッチに関し、より具体的には、２つ以上の入力の間でスイッチを切り換える際にポップ音等の好ましくない効果を低減できる方法及び装置を提供する。
【解決手段】スイッチ１３０は、第１の入力１１０で第１の信号を受取り、そのスイッチ１３０の状態により、出力１２０において出力信号を供給することができるように構成される。スイッチ状態変化は、現在のスイッチ状態とは異なる、要求されたスイッチ状態の指示１１５が受取られ、その第１の信号がしきい値に達するまで、遅らせることが可能である。 （もっと読む）

【課題】しきい電圧Ｖ_Ｔが小さくてもリーク電流が小さく、また高速にかつ小さな電圧振幅で動作するＣＭＯＳ回路さらには半導体装置を提供することである。
【解決手段】ゲートとソースを等しい電圧にしたときにドレインとソース間に実質的にサブスレショルド電流が流れるようなＭＯＳＴ（Ｍ）を含む出力段回路において、その非活性時には、前記ＭＯＳＴ（Ｍ）のゲートとソース間を逆バイアスするように該ＭＯＳＴ（Ｍ）のゲートに電圧を印加する。すなわち、ＭＯＳＴ（Ｍ）がｐチャンネル型の場合にはｐ型のソースに比べて高い電圧をゲートに印加し、また、ＭＯＳＴ（Ｍ）がｎチャンネル型の場合にはｎ型のソースに比べて低い電圧をゲートに印加する。活性時には、入力電圧に応じて該逆バイアス状態を保持するかあるいは順バイアス状態に制御する。 （もっと読む）

【課題】スナバ回路や波形発生回路等を用いずに、回路面積が大型になったり、生産コストを高くなったりするのを抑えることのできる半導体遮断回路を提供する。
【解決手段】制御部１１が、短絡や過電流が発生したと判断して半導体遮断器１２が電流を遮断するとき、スイッチＳ_３，Ｓ_４の電気的接続状態をオン状態に切り替え、ゲート電圧調整部の抵抗値を低い状態にして、半導体遮断器１２のゲート電圧Ｖ_Ｇを半導体遮断器１２が遮断を開始する閾値電圧Ｖ_１よりもやや高いレベルまで短時間で一気に減少させる。次に、スイッチＳ_１，Ｓ_３の電気的接続状態をオフ状態に切り替え、ゲート電圧調整部の抵抗値を高い状態にして、半導体遮断器１２のゲート電圧Ｖ_Ｇを半導体遮断器１２が遮断を完了する閾値電圧Ｖ_２よりもやや低いレベルまで緩やかに減少させる。 （もっと読む）

【課題】従来技術によるスイッチ回路装置では、ドライバ回路がアンテナ端子とポートとの間に振幅の大きい高周波信号を入力した際に、ドライバ回路内部でリーク電流が発生し、スイッチ回路装置の消費電力が増大する、という問題がある。
【解決手段】ドライバ回路の出力部に、リーク電流抑制回路部を設ける。本発明のスイッチ回路装置によれば、リーク電流抑制回路部が高周波信号の侵入を抑制するので、ドライバ回路は出力状態を保持することが出来て、リーク電流の問題が解決される。 （もっと読む）

【課題】電源検知回路において、ＢＴ劣化によって比較回路のミスマッチが増大することに起因する電源検知信号の精度の劣化を抑制する。
【解決手段】検知用比較回路１０４は、入力切替信号生成回路１１２によって、その出力の活性状態と非活性状態との切替時付近では、入力信号１０２と基準電圧１０３とを入力して、その両者の比較を行う。一方、前記切替時付近以外では、比較回路非使用時入力電圧１１０が検知用比較回路１０４に入力されて、その差動入力が同電位に固定される。従って、ＢＴ劣化による電源検知精度の経年劣化が有効に抑制される。 （もっと読む）

【課題】出力信号経路に過電流が流れた場合でも信号出力回路の破壊または劣化を防ぎ、信号出力回路を保護することが可能な信号発生器の保護回路を実現する。
【解決手段】クロック信号またはデジタル信号である信号出力回路からの出力信号をリレーを介して出力する信号発生器の保護回路において、電源と信号出力回路の電源端子の間に接続された電流検出用抵抗と、電流検出用抵抗の両端電圧を増幅して出力する増幅器と、増幅器からの電圧が予め定められた閾値を超えた場合に検出信号を出力する電圧検出判定回路と、電圧検出判定回路からの検出信号に応じてリレーを切断し、出力信号の経路を断つリレー制御回路とを備える。 （もっと読む）

【課題】駆動回路やトランジスタにおいてばらつきがあっても、ＰＷＭ駆動信号の駆動デューティ成分が小さい場合にも、上側トランジスタと下側トランジスタのシュート・スルー（貫通状態）を防止する。
【解決手段】入力端子の第２レベルまたは第１レベル信号に応じてスイッチングデバイスの制御端子に駆動電流をシンク出力するシンク回路と、スイッチングデバイスのオフ期間中に制御端子を経て容量性の電流をシンクする電流シンクトランジスタと、入力端子の信号に応じてソース回路の入力駆動信号と、シンク回路あるいは前記シンクトランジスタへの入力駆動信号とを生成するＩ／Ｆ回路と、シンク回路または前記シンクトランジスタへの入力駆動信号をシンク回路かあるいはシンクトランジスタのどちらに入力駆動信号として出力するかを選択するセレクタと、この選択動作を制御するセレクタへの選択信号を受ける入力端子とを備える。 （もっと読む）

【課題】 外部から回路をオン、オフ制御するための制御端子を有するレギュレータ用ＩＣにおいて、制御信号による起動直後に出力端子に向かってラッシュ電流が流れるのを防止できるようにする。
【解決手段】 制御回路のオン、オフを指示する制御信号が入力される外部制御端子（ＣＥ）とを備えたレギュレータ用ＩＣにおいて、電圧入力端子または出力端子と接地電位端子との間に直列に接続された電流源（Ｔｒ０，Ｒ３）と基準電圧回路（Ｔｒ２，Ｔｒ３）を設け、該電流源と基準電圧回路との接続ノードは外付けのコンデンサが接続される外部端子（ＣＳ）に接続し、基準電圧回路はデプレッション型ＭＯＳトランジスタとエンハンスメント型ＭＯＳトランジスタが直列に接続され、それらのトランジスタのしきい値電圧の差に相当する電圧を出力するように構成した。 （もっと読む）