説明

Fターム[5J055FX20]の内容

電子的スイッチ (55,123) | 制御、帰還信号の発生 (8,841) | 制御、帰還信号の特徴 (2,064) | 制御、帰還信号に閾値を有する (418)

Fターム[5J055FX20]に分類される特許

161 - 180 / 418


【課題】ESD保護回路を共通化してチップ面積を低減し且つESD保護回路が故障しても保護される複数の被保護回路が同時に動作不能となることを回避する。
【解決手段】点火回路4とダイアグ回路5の各ノードを同一極性のダイオード10〜12を通して共通ノード31に接続し、共通ノード31とESD保護回路6との間に切り離し回路23を備える。ESD保護回路6が短絡故障していないときには、ダイオード41は非導通、分圧電圧Vb>基準電圧Vrとなり、FET35がオフ、FET34がオン可能となる。ESD保護回路6が短絡故障すると、ダイオード41は導通、分圧電圧Vb<基準電圧Vrとなり、FET35がオン、FET34がオフとなり、共通ノード31とESD保護回路6とを電気的に切り離す。 (もっと読む)


【課題】負荷短絡状態を検出することで、負荷短絡に起因する焼損を回避する。
【解決手段】半導体集積回路20は、負荷24に接続され、かつ負荷24を介して電源Vccを受ける端子T3と、電源Vssを受ける端子T4と、電源Vccを用いて、電源Vregを生成するレギュレータ30と、電源Vregが供給されるセンサ21からの検知信号に基づいて、電源Vccを降下電圧Vdes以下に設定するシャント回路32と、シャント回路32によるシャント動作時に、負荷24が短絡したか否かを判定し、かつ負荷24が短絡したと判定した場合に負荷24が短絡したことを示す出力信号STPを出力する保護回路33とを含む。 (もっと読む)


【課題】センサノードチップでの消費電力を効果的に削減して、センサチップノードの小型化を実現する。
【解決手段】外部振動に応じて容量値が互いに差動的に変化する2つの可変容量素子CP,CSからなるセンサ素子部11と、順方向で直列接続した3つ以上のダイオードD1〜D3とその後端部に接続した固定容量素子CSとからなるセンサ回路部12とを設け、センサ素子部11で得られた互いに差動的に変化する検知信号BP,BNで、各ダイオードD1〜D3を交互に導通制御して固定容量素子CSを徐々に充電することにより、外部振動に応じた電圧を示すセンサ出力信号SOを得る。 (もっと読む)


【課題】面積効率が高く、応答性およびESD耐性も問題が生じないノイズ低減回路を提供する。
【解決手段】ノイズ低減回路は、電源とグランドとの間に配置された容量素子および抵抗素子を含むデカップリング容量回路と、容量素子と抵抗素子との接続点とグランドもしくは電源との間に接続されたダイオード素子とを備える。電源とグランドとの間の電位差が小さくなった場合、ダイオード素子がオン状態になると、グランドからグランド、または、電源から電源へ向かって電流が流れることで、電源ノイズを瞬時に低減できる。 (もっと読む)


【課題】使い勝手の良い単一チャネル型のバッファ回路を提案する。
【解決手段】絶縁基板上に単一チャネルの薄膜トランジスタで形成されるバッファ回路を、(a)第1及び第2の薄膜トランジスタが直列に接続された回路構成を有し、第1及び第2の薄膜トランジスタの接続中点を出力端とする第1の出力段と、(b)第1の制御配線に制御電極が接続される第7の薄膜トランジスタと、第2の制御配線に制御電極が接続される第8の薄膜トランジスタが直列に接続された回路構成を有し、第7及び第8の薄膜トランジスタの接続中点に現れる電位を第3の制御配線に与える第2の出力段と、(c)一方の主電極が第1の制御配線に接続され、制御電極が第3の制御配線に接続される回路構成を有し、出力端に出力パルスが現われている期間、セットパルスと同じ論理レベルの電位を第1の制御配線に印加する第9の薄膜トランジスタとで構成される。 (もっと読む)


【課題】電源が逆接続された場合に、トランジスタに流れる電流を確実に阻止して、電源の逆接続からトランジスタを確実に保護することが可能な半導体装置などの提供。
【解決手段】この発明は、出力回路5と、この出力回路5を保護するスイッチング素子T5、T8とを備え、これらを同一半導体基板に設けるようにした。スイッチング素子T8は、ゲートが第1電源端子1に接続され、ソースがトランジスタT6のソースと接続され、ドレインがトランジスタT6の基板端子と接続され、電源端子1、2に与えられる電源電圧の大小関係が正常な場合には導通し、異常な場合には非導通となる。スイッチング素子T5は、ゲートが電源端子1に接続され、ソースが電源端子2に接続され、ドレインがトランジスタT6、T7のゲートと接続され、電源端子1、2に与えられる電源電圧の大小関係が正常な場合には非導通となり、異常な場合には導通する。 (もっと読む)


【課題】フォールデッドカスコード接続の差動増幅段を有するコンパレータにおいて、オフセットの温度依存性を減らし検出精度を向上させる。
【解決手段】ソース共通接続された一対の差動MOSトランジスタを有する差動入力段(11)と、差動MOSトランジスタのドレイン端子にフォールデッドカスコード接続されたカスコード段(12)と、差動入力段とカスコード段に共通に接続された電流回路(Mn11〜Mn13,Mn21〜Mn23)と、カスコード段の出力ノードに接続された出力段(13)とを備えたコンパレータ回路において、前記電流回路は、カスコード段のMOSトランジスタのキャリア移動度の温度特性に起因する動作点の変動をキャンセルするような温度特性を付与された電流を流すように構成した。 (もっと読む)


【課題】遅延を有する論理回路から検出した信号を直接利用して、その論理回路の電源電圧の制御を行うような機構が求められている。
【解決手段】本発明は、本発明は、論理回路と、前記論理回路の遅延の変化に応じた周波数の検出信号を出力する遅延特性検出回路と、前記検出信号に応じて抵抗値が変化する抵抗素子と、前記抵抗素子の抵抗値の変化に応じて参照電圧を出力する参照電圧生成回路と、前記参照電圧を前記論理回路及び遅延特性検出回路に出力する電圧供給回路とを有する半導体集積回路装置である。 (もっと読む)


【課題】配線ショートの発生時とコネクタの接触不良とを区別して回路を保護することが可能な電力供給装置を提供する。
【解決手段】本発明の電力供給装置では、半導体素子T1のドレインの電圧V1が、コンパレータCMP1の同相入力最低電圧を下回る前に半導体素子T1を遮断するので、負荷回路を確実に保護することができる。また、第1判定電圧をL_V1とし、第2判定電圧をV3としたとき、電圧V1が「V1<L_V1」となった場合に、リトライ動作を実行し、「V1<L_V1」となる回数がN1回に達した場合、または、「L_V1<V1<V3」となる回数がN2回に達した場合に、半導体素子T1の遮断状態を保持して負荷回路を保護する。更に、コネクタ11の接触不良に起因して電圧V1が急激に低下した場合には、電圧V1の最低値が安定した値とならず、半導体素子T1の遮断状態は保持されない。 (もっと読む)


【課題】確実に端子機能の切替えが可能であり、かつ、ノイズによる誤動作のない水晶発振器を提供すること。
【解決手段】機能ブロック(109、111)のそれぞれが、第1の接続切替回路113を介して第1の端子105に接続され、第2の接続切替回路115を介して第2の端子107に接続されている。そして、第1の端子105に接続される機能ブロックを切り替えるための信号および第2の端子107に接続される機能ブロックを切り替えるための信号が、これら第1および前記第2の端子に同時に入力される信号によって生成される。本発明の水晶発振器では、切替えの対象である複数の端子自身への信号の同時入力が端子機能切替のための信号生成になっているため、端子機能の切替えに際して電源端子の電圧を端子機能切替の判定に使用する必要がなくなり、1つの電源電圧を切替えの判定に使うことによる動作の不安定性を解消することができる。 (もっと読む)


【課題】出力電界効果トランジスタの電流制限値の温度依存性を小さくする。
【解決手段】出力用のNMOSトランジスタM1と、NMOSトランジスタM1の過電流を検出するNMOSトランジスタM2を含む過電流検出回路105と、NMOSトランジスタM1のゲートとソース間に接続され、過電流検出回路105の検出電流を制御し、NMOSトランジスタM1のしきい値電圧の変動に応じて、その出力電圧が変動する過電流制限回路102aとを備える。過電流制限回路102aは、NMOSトランジスタM1のゲートとソース間に接続され、直列接続された抵抗素子R1、R2、ダイオードD1と、抵抗素子R1、R2の接続点にそのゲートを接続し、NMOSトランジスタM1のゲートとソース間に、NMOSトランジスタM2と縦続接続されたNMOSトランジスタM3とを備える。 (もっと読む)


【課題】高速低消費電力で閾値制御が可能な入力バッファ回路及び入力装置を提供する。
【解決手段】入力バッファ回路30は、バイアス電圧生成回路100で生成されたバイアス電圧PLV及びこれよりもレベルの高いバイアス電圧NLVにより動作する回路である。この回路30は、バイアス電圧PLVよりも低い第1の電圧が入力されると、オン状態になってその第1の電圧をノードN32から出力するNMOS32と、バイアス電圧NLVよりも高い第2の電圧が入力されると、オン状態になってその第2の電圧をノードN33へ出力するPMOS33と、ノードN32から出力される第1の電圧をラッチして第1の論理の電圧をノードN34へ出力するラッチ回路34と、ノードN33から出力される第2の電圧をラッチして第2の論理の電圧をノードN34へ出力するラッチ回路35とを有している。 (もっと読む)


【課題】電源電圧の低電圧側の電圧と高電圧側の電圧との間の中間電圧での駆動を、トランジスタのゲート酸化膜に高耐圧素子構造を適用することなく実現できるようにする。
【解決手段】第1,第2出力バッファ回路20,30Aを用いた駆動回路10において、当該駆動回路10を構成するトランジスタのゲート酸化膜にその耐圧ΔVlimを超える電圧を印加することなく、第1出力バッファ回路20の作用によって耐圧ΔVlimを超えた電圧振幅VL−VHで駆動する。これに加えて、第2出力バッファ回路30Aにおいて、出力端子35側のトランジスタMp32,Mn32を、バイアス電圧の定常印加でなく、耐圧範囲内の電圧(VL〜VD,VS〜VH)で駆動するとともに、ノードN31,N32側のトランジスタMp31,Mn31を、耐圧範囲内の電圧でなく、範囲外の電圧VL〜VHで駆動することで、中間電圧VMでの駆動を実現する。 (もっと読む)


【課題】入力信号に必要な振幅を低減する。
【解決手段】電源線L1と出力部N2との間のトランジスタTA1のゲートG1は容量素子C1を介して入力部N1に結合する。電源線L2と出力部N2との間のトランジスタTA2のゲートG2は容量素子C2を介して入力部N1に結合する。トランジスタTB3は、電源線L1からみてゲートG1の方向を順方向として電源線L1とゲートG1との間にダイオード接続される。トランジスタTB4は、ゲートG1からみて電源線L1の方向を順方向として電源線L1とゲートG1との間にダイオード接続される。トランジスタTB3の閾値電圧VT3がトランジスタTA1の閾値電圧VT1を上回り、かつ、トランジスタTB3の閾値電圧VT3とトランジスタTB4の閾値電圧VT4との加算が減少するように、トランジスタTB3およびトランジスタTB4の各々のバックゲートBの電位VBが設定される。 (もっと読む)


【課題】 PNPトランジスタの電源電圧が急激に上昇しても、オフ状態であるPNPトランジスタが誤ってオン状態になることを防止することができる誤動作防止装置および電子機器を提供する。
【解決手段】 誤動作防止回路1は、PNP型のトランジスタQ3および抵抗素子R4とを含んで構成される。抵抗素子R4の一端は電源電圧Vccの電源に接続され、他端はトランジスタQ3のベースに接続される。トランジスタQ3のエミッタは電源電圧Vccの電源に接続され、コレクタはスイッチング回路2のPNP型のトランジスタQ2のベースに接続される。寄生容量C1の静電容量と寄生容量C2の静電容量とが同じ容量で、かつ抵抗素子R4の抵抗値が抵抗素子R1の抵抗値よりも大きい値である。電源電圧Vccが急激に上昇した場合、トランジスタQ2がオフ状態からオン状態に変化する前に、トランジスタQ3がオフ状態からオン状態に変化する。 (もっと読む)


【課題】FWDが小電流で逆回復する時のサージ電圧や電圧振動を抑制するために、対向アームのオンゲート抵抗値を大きくする方式では、通常電流時の損失が大きくなり、装置の損失が大きく、装置が大型となる。
【解決手段】ターンオフ時にIGBT3に接続されている内部インダクタンス5に発生する電圧を検出する電圧検出回路12と、オフゲート信号が入力されてから電圧検出回路12が電圧検出するまでの検出時間と予め定められた設定時間とを比較する比較回路13と、を備え、比較結果に応じてターンオン用のゲート駆動抵抗8又は11をスイッチ素子6、10で切替える。 (もっと読む)


【課題】ソフトシャットダウン機能を有するパワーデバイスドライブ装置の出力端子とパワーデバイスを接続する信号線を短縮化する。
【解決手段】パワーデバイスドライブ装置50には、光結合部1とパワーデバイスドライブ回路部2が設けられる。パワーデバイスドライブ回路部2には、ドライバ部21、ディセイブル回路22、I/V変換回路23、サンプルホールド回路24、ソフトシャットダウン回路25、制御端子PDisb、Vcc端子PVcc、Vo端子PVo、及びVss端子PVssが設けられる。IGBT4の短絡等の異常事態が発生したとき、制御信号Ssetがディセイブル状態となる。ディセイブル状態の制御信号Ssetがディセイブル回路22に入力され、出力部から出力される信号がHz状態となり、ソフトシャットダウン回路25のNch MOSトランジスタNMT3が“ON”しIGBT4をソフトシャットダウン状態にする。 (もっと読む)


【課題】半導体装置において、ユーザボードの違いや製造ばらつきがあっても、電源共振ノイズによる問題を回避することができる技術を提供する。
【解決手段】半導体装置内の電源ノイズを観測する電源ノイズ観測回路1と、電源ノイズ観測回路1の出力に基づいて、生成クロック301の周波数が変化するクロック生成回路2と、生成クロック301が入力される演算回路ブロック3と、を備える。そして、前記電源ノイズ観測回路1によって観測される電源ノイズが低減するように、生成クロック301の周波数が調整される。 (もっと読む)


【課題】作業ミスによる機器の故障や破損を未然に防止できるヒートポンプ式給湯装置を提供する。
【解決手段】 タンクユニット100とヒートポンプユニット200とを3芯の信号線300で接続し、タンクユニット100に供給された商用交流電源を前記信号線300の第1及び第3の芯線301,301を介してヒートポンプユニット200に供給するとともに、第2及び第3の芯線302,303を介してデータ通信を行い、タンクユニット200に前記信号線の第2及び第3の芯線との間302,303に所定値以上の電圧が印加されたことを検出する検出手段を設けた。 (もっと読む)


【課題】従来の技術のリレー回路を、供給電圧の低下の際にリレー回路の安全を改善すること。
【解決手段】リレー(K1,K2)は、異なった最小限の保持電圧(UHalt,min1;UHalt,min2)および/またはコイル抵抗(Rspl,Rsp2)を有する。 (もっと読む)


161 - 180 / 418