過電流防止回路
【課題】 電流の流れる経路に対して影響を与えずに、電流を検出することのできる過電流防止回路を提供する。
【解決手段】 オペアンプ２とバイポーラトランジスタ３または電界効果トランジスタで構成される電圧供給回路１と、電圧供給回路からの電圧を供給する際に生じる出力電流が作る磁界を検出し、電圧を生じさせるホール素子を有し、ホール素子からの出力電圧を増幅するホール電圧増幅回路を有する電流検出回路（４、５、６）と、電流検出回路が出力する出力電圧と基準電圧を比較する比較回路７と、電圧供給回路を制御する制御電圧から比較回路からの出力電圧を減算し、減算した電圧を電圧供給回路へ入力する減算回路８とを備え、電圧供給回路は、減算回路からの電圧に応じた電圧を出力し、ホール電圧増幅回路からの電圧が、基準電圧を越えたときに、減算回路が制御電圧から、比較回路からの出力電圧を減算し、電圧供給回路からの電圧および電流を減少させる。
【解決手段】 オペアンプ２とバイポーラトランジスタ３または電界効果トランジスタで構成される電圧供給回路１と、電圧供給回路からの電圧を供給する際に生じる出力電流が作る磁界を検出し、電圧を生じさせるホール素子を有し、ホール素子からの出力電圧を増幅するホール電圧増幅回路を有する電流検出回路（４、５、６）と、電流検出回路が出力する出力電圧と基準電圧を比較する比較回路７と、電圧供給回路を制御する制御電圧から比較回路からの出力電圧を減算し、減算した電圧を電圧供給回路へ入力する減算回路８とを備え、電圧供給回路は、減算回路からの電圧に応じた電圧を出力し、ホール電圧増幅回路からの電圧が、基準電圧を越えたときに、減算回路が制御電圧から、比較回路からの出力電圧を減算し、電圧供給回路からの電圧および電流を減少させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流防止回路に関し、特に過電流時における電流から発生する磁界を検出して、過電流を防止する機能を備える過電流防止回路に関する。
【背景技術】
【０００２】
従来の過電流防止回路は、例えば図７に示すようなものがある。
【０００３】
図７の過電流防止回路は、電源ライン３６と、電源ライン３６の入出力間に接続された低抵抗値の過電流検出抵抗３４及び半導体スイッチ３３と、電源入力によりリセット信号を出力するリセット発生部３１とを有している。さらに、過電流検出抵抗３４の両端電圧を検出し、検出された過電流検出抵抗３４の両端電圧と設定された電圧とを比較する電圧比較部３５と、過電流発生時に電圧比較部３５が検出した検出信号を保持すると共に、リセット信号または検出信号により半導体スイッチ３３を制御する記憶回路３２とを有している。この構成により、過電流検出抵抗３４において過電流を検出することができる。
【特許文献１】特開平６−３１１００１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の過電流防止回路は、過電流を検出するために、電流が流れる経路に抵抗を挿入した構成となっている。そのため、たとえ低抵抗であっても、その抵抗により電圧の低下が生じるという問題がある。
【０００５】
本発明は、電流の流れる経路に対して影響を与えず、過電流を検出することのできる過電流防止回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の過電流防止回路は、オペアンプとバイポーラトランジスタまたは電界効果トランジスタで構成される電圧供給回路と、前記電圧供給回路からの電圧を供給する際に生じる出力電流が作る磁界を検出し、電圧を生じさせるホール素子を有し、前記ホール素子からの出力電圧を増幅するホール電圧増幅回路を有する電流検出回路と、前記電流検出回路が出力する出力電圧と基準電圧を比較する比較回路と、前記電圧供給回路を制御する制御電圧から前記比較回路からの出力電圧を減算し、減算した電圧を前記電圧供給回路へ入力する減算回路とを備え、前記電圧供給回路は、前記減算回路からの電圧に応じた電圧を出力し、前記ホール電圧増幅回路からの電圧が、前記基準電圧を越えたときに、前記減算回路が制御電圧から、前記比較回路からの出力電圧を減算し、前記電圧供給回路からの電圧および電流を減少させる。
【発明の効果】
【０００７】
本発明の過電流防止回路は、導線の外部に磁気検出装置を配置し、導線に流れる電流に応じた磁界を検出することにより、検出する電流に影響を与えることなく過電流の有無を判断することができる。
【発明を実施するための最良の形態】
【０００８】
本発明の過電流防止回路において、前記電圧供給回路の複数個ある前記バイポーラトランジスタまたは前記電界効果トランジスタを複数の組に分け、出力電流を前記組ごとに加算した電流に対して、１つの前記ホール素子を有し、それぞれの前記ホール素子の出力電圧を加算する構成にすることもできる。この構成により、電流検出回路をバイポーラトランジスタまたは電界効果トランジスタの数より少なくすることができる。
【０００９】
また、シリコン基板上に形成された構成にすることもできる。この構成により、過電流防止回路を構成するすべての回路をシリコン基板上に構成することができ、これにより過電流防止回路の各素子を同一の工程で製造することが容易にできる。
【００１０】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１１】
（実施の形態１）
本発明の実施の形態１における過電流防止回路について、図１〜図３を参照しながら説明する。
【００１２】
図１は、本発明の実施の形態１における過電流防止回路のブロック図であり、図２は、図１のブロック図を、ブロックを構成する素子で示した図である。図３（ａ）は、本発明の実施の形態１におけるバイポーラトランジスタ９と磁気検出装置４の位置関係を示した平面図である。図３（ｂ）は、図３（ａ）のホール素子５における磁界、制御電流およびホール電圧のそれぞれの方向を示した図である。
【００１３】
図１に示すように、過電流防止回路は、オペアンプ２とバイポーラトランジスタ３を含む電圧供給回路１と、電圧供給回路１の電圧を供給する際の電流による磁界を検出するホール素子５を含む磁気検出装置４と、磁気検出装置４から出力されるホール電圧を増幅するホール電圧増幅回路６とを有している。ホール電圧増幅回路６の出力電圧は、比較回路７に入力され、比較回路７は、入力された電圧を過電流か否かを決める基準電圧と比較し、比較に応じた電圧を出力する。比較回路７の出力電圧は、減算回路８に入力され、減算回路８は、電圧供給回路１を制御する制御電圧から比較回路７の出力電圧を減算し、減算した電圧を電圧供給回路１へ出力する。
【００１４】
図２に示すように、電圧供給回路１は、電源と、オペアンプ２と、バイポーラトランジスタ３とで構成され、減算回路８を介して供給される外部からの制御電圧に比例して出力電圧を変化させる。磁気検出装置４は、４つの端子を有しており外部よりホール素子５の電源電圧Ｖｈを与えることにより、ＶｈとＧＮＤ端子間にホール素子５の制御電流が流れる。また、磁気検出装置４は、電圧供給回路１の出力電流から発生する磁界を検出して、磁界に応じたホール電圧をＶ＋及びＶ−端子よりホール電圧増幅回路６へ出力する。
【００１５】
磁気検出装置４は備えている端子の位置により、制御電流とホール電圧の方向が決まっているため、検出できる磁界は、ホール素子５に加えられる制御電流と発生するホール電圧によりできる面を磁気検出面とすると、磁気検出面と垂直な成分のみである。
【００１６】
次に、上記の構成における動作について説明する。ホール素子５は、図３（ｂ）に示すように、電圧供給回路１のバイポーラトランジスタ９のコレクタに接続された配線１０を流れる電流に発生する磁界を、磁気検出面に対して垂直に受けるように配置され、磁界を検出する。なお、ホール素子５は、バイポーラトランジスタ９のベース配線、またはエミッタ配線を流れる電流が発生する磁界を、磁気検出面に対して垂直に受けるように配置してもよい。
【００１７】
ホール素子５は、検出した磁界に応じてホール電圧を出力する。この関係は、以下に示す式（１）、（２）で表すことができる。
【００１８】
Ｂ＝μ0×Ｉ／（２×π×ａ） （１）
Ｂ：磁束密度、μ0：真空の透磁率、Ｉ：出力電流、
ａ：出力電流Ｉが流れる導体から磁界検出点までの距離
ＶHall＝（Ｒｈ／ｄ）×Ｉｈ×Ｂ （２）
ＶHall：ホール電圧、Ｒｈ：ホール係数、
Ｉｈ：ホール素子を制御する制御電流、ｄ：ホール素子の厚さ
式（１）、（２）に示されるとおり、出力電流Ｉが発生する磁束密度Ｂは、出力電流Ｉに比例し、ホール電圧ＶHallは、磁束密度Ｂに比例する。従って、ホール素子５は、出力電流Ｉに比例してホール電圧ＶHallを出力する。
【００１９】
図３（ａ）に示す例では、磁気検出装置４は、バイポーラトランジスタ９を１個につき１つ配置される。図３（ａ）中のバイポーラトランジスタ９のＣ、Ｂ、Ｅは、それぞれコレクタ、ベース、エミッタを表している。各磁気検出装置４から検出されたホール電圧は、加算器（図示せず）で加算され、ホール電圧増幅回路６に出力される。
【００２０】
図４は、本実施の形態のバイポーラトランジスタ９と磁気検出装置４との配置における他の例を示した図である。図４は、列状に配置されたバイポーラトランジスタ９のｎ個のコレクタ配線１０が統合され、統合された配線１０に対して、１つの磁気検出装置４が配置された構成を示している。
【００２１】
第１の組の列状に配列されたｎ個のバイポーラトランジスタ９ａ、９ｂ、９ｃは、それぞれのコレクタ配線１０が１つに統合されている。統合された配線１０に流れる電流により生じる磁界を検出するために、磁気検出部４ａが配置されている。同様に、バイポーラトランジスタ９ｄ、９ｅ、９ｆそれぞれのコレクタ配線１０が１つに統合され、配線１０に流れる電流による磁界を検出するために、磁気検出部４ｂが配置されている。各組のホール素子５から出力されるホール電圧は、加算器で加算されてホール電圧増幅回路６に入力される。
【００２２】
図５は、本実施の形態のバイポーラトランジスタ９と磁気検出装置４との配置における更に他の例を示した図である。図５は、全てのバイポーラトランジスタ９におけるコレクタ配線１０と、配線１０に流れる電流を検出する磁気検出装置４とを示している。全てのバイポーラトランジスタ９に対して、１つの磁気検出装置４が配置された構成を示している。全てのバイポーラトランジスタ９ｇ、９ｈ、９ｉ、９ｊ、９ｋ、９ｌそれぞれのコレクタ配線１０は、１つに統合されている。統合された配線１０を流れる電流により生じる磁界を検出するために、磁気検出部４が１つ配置されている。
【００２３】
磁気検出装置４から出力されるホール電圧は、ホール電圧増幅回路６に入力され増幅される。図２に示すように、ホール電圧増幅回路６は、オペアンプ等によって形成されている。なお、ホール電圧増幅回路６は、対数増幅回路で実現されてもよい。この場合は、磁気検出装置４での磁界が小さく、ホール電圧が小さい場合でも、ホール電圧増幅回路４から出力電圧が急峻な電圧を出力できるので、ホール電圧の変化が微小な場合に有効である。
【００２４】
ホール電圧増幅回路６からの出力電圧は、比較回路７に入力され、外部からの基準電圧と比較される。比較回路７は、基準電圧よりもホール電圧増幅回路６の出力電圧が大きい場合には、Ｈレベルの電圧を出力し、ホール電圧増幅回路６の出力電圧が小さい場合には、Ｌレベルの電圧を出力する。比較回路７は、図２に示すように、オペアンプ等により実現される。
【００２５】
Ｈレベル、Ｌレベルは、オペアンプにかける正電圧及び負電圧で任意にレベルを可変とすることができる。外部から加える基準電圧は、電圧供給回路１の出力電流をいくつで過電流と検出するかに応じて決めることができる。例えば、電圧供給回路１の出力電流を１Ａ以上流さないように設定する場合、出力の負荷として抵抗等で１Ａの電流が流がれるようにして、ホール電圧増幅回路６の電圧をモニター端子等により読み、その電圧を基準電圧として設定することにより、１Ａ以上の電流は流れないようにすることができる。
【００２６】
過電流が検出されない状態では、比較回路７において、基準電圧よりもホール電圧増幅回路６の出力電圧が小さいので、比較回路７よりＬレベルの電圧が出力される。比較回路７を構成するオペアンプの負電圧はグランド電位である０Ｖとした場合、過電流が検出されない状態では、比較回路７からＬレベルである０Ｖが出力され減算回路８に入力される。減算回路８は、比較回路から０Ｖが入力されるため、外部からの制御電圧と同じ電圧を電圧供給回路１に出力する。
【００２７】
過電流が検出される状態では、比較回路７において、基準電圧よりもホール電圧増幅回路６の出力電圧が大きいので、比較回路７よりＨレベルの電圧が出力され、減算回路８に入力される。減算回路８は、外部からの制御電圧から比較回路７の出力電圧を減算し、減算した電圧を電圧供給回路１に出力する。従って、電圧供給回路１に入力される電圧が減少するので、電圧供給回路１からの出力電圧が下がり、出力電流が減少することにより過電流を防止することができる。
【００２８】
（実施の形態２）
図６（ａ）、（ｂ）は、本発明の実施の形態２における過電流防止回路のバイポーラトランジスタ１１と磁気検出装置１２の各素子を構成する半導体の平面図である。図６（ｃ）は、本発明の実施の形態２における過電流防止回路のバイポーラトランジスタ１１と磁気検出装置１２の断面図である。本実施の形態における過電流防止回路は、実施の形態１における過電流防止回路を半導体基板に形成したところが異なっているが、動作に関しては、同様である。
【００２９】
バイポーラトランジスタ１１と磁気検出装置１２とは、同一のシリコン基板上の同一平面上に配置されている。図６（ｃ）を参照しながらその構造を説明する。バイポーラトランジスタ１１は、Ｐ形基板１３上に形成されている。Ｐ形基板１３上には、埋め込み層１４が形成され、埋め込み層１４の上には、Ｐ型分離層１５で分離されたＮ型領域１６が形成されている。さらに、Ｎ型領域１６の中にコレクタとなるコレクタ領域１７とベースとなるベース領域１８が形成されている。ベース領域１８の中にはエミッタとなるエミッタ領域１９が形成され、ベース領域１８、コレクタ領域１７、エミッタ領域１９の上には絶縁膜２０と配線２１が形成されている。
【００３０】
ホール素子２４は、Ｐ形基板１３上にＰ型分離層１５で分離されたＮ型領域１６が形成されている。さらにＮ型領域１６の上にＰ型領域２２が形成され、その上にホール素子２４の２つの電極となるホール電圧出力端子２３が形成されている。また電極となる２つのホール電圧出力端子２３の間にはホール素子２４が形成され、２つの電極の上には、絶縁膜２０と配線２１が形成されている。
【００３１】
さらに、同一シリコンのＰ型基板１３上にオペアンプ等を形成することにより、過電流防止回路を構成するすべての回路をシリコン基板上に構成することができ、これにより過電流防止回路を同一工程で製造することが容易にできる。
【００３２】
また、配線２１と磁気検出装置１２との位置関係は、実施の形態１と同様に、コレクタ電流、ベース電流またはエミッタ電流のいずれかが発生させる磁界を磁気検出面に対して、垂直に受けるようにホール素子２４が配置される。
【００３３】
なお、図１〜図６では、バイポーラトランジスタの場合について説明したが、電界効果型トランジスタを用いても良い。
【産業上の利用可能性】
【００３４】
本発明は、電流が流れる経路に影響を与えずに、過電流を検出する過電流防止回路として有用である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１における過電流防止回路のブロック図
【図２】本発明の実施の形態１における過電流防止回路の回路図
【図３】（ａ）本発明の実施の形態１におけるバイポーラトランジスタと磁気検出装置の配置を示した平面図、（ｂ）ホール素子に係る制御電流、ホール電圧、磁界のそれそれの方向を示す図
【図４】本発明の実施の形態１に係るバイポーラトランジスタｎ個につき磁気検出装置１つを配置した場合を示した平面図
【図５】本発明の実施の形態１に係る全てのバイポーラトランジスタにつき磁気検出装置１つを配置した場合を示した平面図
【図６】（ａ）本発明の実施の形態２における過電流防止回路をシリコン基板上に構成したバイポーラトランジスタの平面図、（ｂ）本発明の実施の形態２における過電流防止回路をシリコン基板上に構成した磁気検出装置の平面図、（ｃ）本発明の実施の形態２に係る過電流防止回路をシリコン基板上に構成した半導体の断面図
【図７】従来の過電流防止回路のブロック図
【符号の説明】
【００３６】
１ 電圧供給回路
２ オペアンプ
３、９、９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊ、９ｋ、９ｌ、１１ バイポーラトランジスタ
４、４ａ、４ｂ、１２ 磁気検出装置
５、５ａ、５ｂ、２４ ホール素子
６ ホール電圧増幅回路
７ 比較回路
８ 減算回路
１０、２１ 配線
１３ Ｐ型基板
１４ 埋め込み層
１５ Ｐ型分離層
１６ Ｎ型領域
１７ コレクタ領域
１８ ベース領域
１９ エミッタ領域
２０ 絶縁膜
２２ Ｐ型領域
２３ ホール電圧出力端子
３１ リセット発生部
３２ 記憶回路
３３ 半導体スイッチ
３４ 過電流検出抵抗
３５ 電圧比較部
３６ 電源ライン
【技術分野】
【０００１】
本発明は、過電流防止回路に関し、特に過電流時における電流から発生する磁界を検出して、過電流を防止する機能を備える過電流防止回路に関する。
【背景技術】
【０００２】
従来の過電流防止回路は、例えば図７に示すようなものがある。
【０００３】
図７の過電流防止回路は、電源ライン３６と、電源ライン３６の入出力間に接続された低抵抗値の過電流検出抵抗３４及び半導体スイッチ３３と、電源入力によりリセット信号を出力するリセット発生部３１とを有している。さらに、過電流検出抵抗３４の両端電圧を検出し、検出された過電流検出抵抗３４の両端電圧と設定された電圧とを比較する電圧比較部３５と、過電流発生時に電圧比較部３５が検出した検出信号を保持すると共に、リセット信号または検出信号により半導体スイッチ３３を制御する記憶回路３２とを有している。この構成により、過電流検出抵抗３４において過電流を検出することができる。
【特許文献１】特開平６−３１１００１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の過電流防止回路は、過電流を検出するために、電流が流れる経路に抵抗を挿入した構成となっている。そのため、たとえ低抵抗であっても、その抵抗により電圧の低下が生じるという問題がある。
【０００５】
本発明は、電流の流れる経路に対して影響を与えず、過電流を検出することのできる過電流防止回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の過電流防止回路は、オペアンプとバイポーラトランジスタまたは電界効果トランジスタで構成される電圧供給回路と、前記電圧供給回路からの電圧を供給する際に生じる出力電流が作る磁界を検出し、電圧を生じさせるホール素子を有し、前記ホール素子からの出力電圧を増幅するホール電圧増幅回路を有する電流検出回路と、前記電流検出回路が出力する出力電圧と基準電圧を比較する比較回路と、前記電圧供給回路を制御する制御電圧から前記比較回路からの出力電圧を減算し、減算した電圧を前記電圧供給回路へ入力する減算回路とを備え、前記電圧供給回路は、前記減算回路からの電圧に応じた電圧を出力し、前記ホール電圧増幅回路からの電圧が、前記基準電圧を越えたときに、前記減算回路が制御電圧から、前記比較回路からの出力電圧を減算し、前記電圧供給回路からの電圧および電流を減少させる。
【発明の効果】
【０００７】
本発明の過電流防止回路は、導線の外部に磁気検出装置を配置し、導線に流れる電流に応じた磁界を検出することにより、検出する電流に影響を与えることなく過電流の有無を判断することができる。
【発明を実施するための最良の形態】
【０００８】
本発明の過電流防止回路において、前記電圧供給回路の複数個ある前記バイポーラトランジスタまたは前記電界効果トランジスタを複数の組に分け、出力電流を前記組ごとに加算した電流に対して、１つの前記ホール素子を有し、それぞれの前記ホール素子の出力電圧を加算する構成にすることもできる。この構成により、電流検出回路をバイポーラトランジスタまたは電界効果トランジスタの数より少なくすることができる。
【０００９】
また、シリコン基板上に形成された構成にすることもできる。この構成により、過電流防止回路を構成するすべての回路をシリコン基板上に構成することができ、これにより過電流防止回路の各素子を同一の工程で製造することが容易にできる。
【００１０】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１１】
（実施の形態１）
本発明の実施の形態１における過電流防止回路について、図１〜図３を参照しながら説明する。
【００１２】
図１は、本発明の実施の形態１における過電流防止回路のブロック図であり、図２は、図１のブロック図を、ブロックを構成する素子で示した図である。図３（ａ）は、本発明の実施の形態１におけるバイポーラトランジスタ９と磁気検出装置４の位置関係を示した平面図である。図３（ｂ）は、図３（ａ）のホール素子５における磁界、制御電流およびホール電圧のそれぞれの方向を示した図である。
【００１３】
図１に示すように、過電流防止回路は、オペアンプ２とバイポーラトランジスタ３を含む電圧供給回路１と、電圧供給回路１の電圧を供給する際の電流による磁界を検出するホール素子５を含む磁気検出装置４と、磁気検出装置４から出力されるホール電圧を増幅するホール電圧増幅回路６とを有している。ホール電圧増幅回路６の出力電圧は、比較回路７に入力され、比較回路７は、入力された電圧を過電流か否かを決める基準電圧と比較し、比較に応じた電圧を出力する。比較回路７の出力電圧は、減算回路８に入力され、減算回路８は、電圧供給回路１を制御する制御電圧から比較回路７の出力電圧を減算し、減算した電圧を電圧供給回路１へ出力する。
【００１４】
図２に示すように、電圧供給回路１は、電源と、オペアンプ２と、バイポーラトランジスタ３とで構成され、減算回路８を介して供給される外部からの制御電圧に比例して出力電圧を変化させる。磁気検出装置４は、４つの端子を有しており外部よりホール素子５の電源電圧Ｖｈを与えることにより、ＶｈとＧＮＤ端子間にホール素子５の制御電流が流れる。また、磁気検出装置４は、電圧供給回路１の出力電流から発生する磁界を検出して、磁界に応じたホール電圧をＶ＋及びＶ−端子よりホール電圧増幅回路６へ出力する。
【００１５】
磁気検出装置４は備えている端子の位置により、制御電流とホール電圧の方向が決まっているため、検出できる磁界は、ホール素子５に加えられる制御電流と発生するホール電圧によりできる面を磁気検出面とすると、磁気検出面と垂直な成分のみである。
【００１６】
次に、上記の構成における動作について説明する。ホール素子５は、図３（ｂ）に示すように、電圧供給回路１のバイポーラトランジスタ９のコレクタに接続された配線１０を流れる電流に発生する磁界を、磁気検出面に対して垂直に受けるように配置され、磁界を検出する。なお、ホール素子５は、バイポーラトランジスタ９のベース配線、またはエミッタ配線を流れる電流が発生する磁界を、磁気検出面に対して垂直に受けるように配置してもよい。
【００１７】
ホール素子５は、検出した磁界に応じてホール電圧を出力する。この関係は、以下に示す式（１）、（２）で表すことができる。
【００１８】
Ｂ＝μ0×Ｉ／（２×π×ａ） （１）
Ｂ：磁束密度、μ0：真空の透磁率、Ｉ：出力電流、
ａ：出力電流Ｉが流れる導体から磁界検出点までの距離
ＶHall＝（Ｒｈ／ｄ）×Ｉｈ×Ｂ （２）
ＶHall：ホール電圧、Ｒｈ：ホール係数、
Ｉｈ：ホール素子を制御する制御電流、ｄ：ホール素子の厚さ
式（１）、（２）に示されるとおり、出力電流Ｉが発生する磁束密度Ｂは、出力電流Ｉに比例し、ホール電圧ＶHallは、磁束密度Ｂに比例する。従って、ホール素子５は、出力電流Ｉに比例してホール電圧ＶHallを出力する。
【００１９】
図３（ａ）に示す例では、磁気検出装置４は、バイポーラトランジスタ９を１個につき１つ配置される。図３（ａ）中のバイポーラトランジスタ９のＣ、Ｂ、Ｅは、それぞれコレクタ、ベース、エミッタを表している。各磁気検出装置４から検出されたホール電圧は、加算器（図示せず）で加算され、ホール電圧増幅回路６に出力される。
【００２０】
図４は、本実施の形態のバイポーラトランジスタ９と磁気検出装置４との配置における他の例を示した図である。図４は、列状に配置されたバイポーラトランジスタ９のｎ個のコレクタ配線１０が統合され、統合された配線１０に対して、１つの磁気検出装置４が配置された構成を示している。
【００２１】
第１の組の列状に配列されたｎ個のバイポーラトランジスタ９ａ、９ｂ、９ｃは、それぞれのコレクタ配線１０が１つに統合されている。統合された配線１０に流れる電流により生じる磁界を検出するために、磁気検出部４ａが配置されている。同様に、バイポーラトランジスタ９ｄ、９ｅ、９ｆそれぞれのコレクタ配線１０が１つに統合され、配線１０に流れる電流による磁界を検出するために、磁気検出部４ｂが配置されている。各組のホール素子５から出力されるホール電圧は、加算器で加算されてホール電圧増幅回路６に入力される。
【００２２】
図５は、本実施の形態のバイポーラトランジスタ９と磁気検出装置４との配置における更に他の例を示した図である。図５は、全てのバイポーラトランジスタ９におけるコレクタ配線１０と、配線１０に流れる電流を検出する磁気検出装置４とを示している。全てのバイポーラトランジスタ９に対して、１つの磁気検出装置４が配置された構成を示している。全てのバイポーラトランジスタ９ｇ、９ｈ、９ｉ、９ｊ、９ｋ、９ｌそれぞれのコレクタ配線１０は、１つに統合されている。統合された配線１０を流れる電流により生じる磁界を検出するために、磁気検出部４が１つ配置されている。
【００２３】
磁気検出装置４から出力されるホール電圧は、ホール電圧増幅回路６に入力され増幅される。図２に示すように、ホール電圧増幅回路６は、オペアンプ等によって形成されている。なお、ホール電圧増幅回路６は、対数増幅回路で実現されてもよい。この場合は、磁気検出装置４での磁界が小さく、ホール電圧が小さい場合でも、ホール電圧増幅回路４から出力電圧が急峻な電圧を出力できるので、ホール電圧の変化が微小な場合に有効である。
【００２４】
ホール電圧増幅回路６からの出力電圧は、比較回路７に入力され、外部からの基準電圧と比較される。比較回路７は、基準電圧よりもホール電圧増幅回路６の出力電圧が大きい場合には、Ｈレベルの電圧を出力し、ホール電圧増幅回路６の出力電圧が小さい場合には、Ｌレベルの電圧を出力する。比較回路７は、図２に示すように、オペアンプ等により実現される。
【００２５】
Ｈレベル、Ｌレベルは、オペアンプにかける正電圧及び負電圧で任意にレベルを可変とすることができる。外部から加える基準電圧は、電圧供給回路１の出力電流をいくつで過電流と検出するかに応じて決めることができる。例えば、電圧供給回路１の出力電流を１Ａ以上流さないように設定する場合、出力の負荷として抵抗等で１Ａの電流が流がれるようにして、ホール電圧増幅回路６の電圧をモニター端子等により読み、その電圧を基準電圧として設定することにより、１Ａ以上の電流は流れないようにすることができる。
【００２６】
過電流が検出されない状態では、比較回路７において、基準電圧よりもホール電圧増幅回路６の出力電圧が小さいので、比較回路７よりＬレベルの電圧が出力される。比較回路７を構成するオペアンプの負電圧はグランド電位である０Ｖとした場合、過電流が検出されない状態では、比較回路７からＬレベルである０Ｖが出力され減算回路８に入力される。減算回路８は、比較回路から０Ｖが入力されるため、外部からの制御電圧と同じ電圧を電圧供給回路１に出力する。
【００２７】
過電流が検出される状態では、比較回路７において、基準電圧よりもホール電圧増幅回路６の出力電圧が大きいので、比較回路７よりＨレベルの電圧が出力され、減算回路８に入力される。減算回路８は、外部からの制御電圧から比較回路７の出力電圧を減算し、減算した電圧を電圧供給回路１に出力する。従って、電圧供給回路１に入力される電圧が減少するので、電圧供給回路１からの出力電圧が下がり、出力電流が減少することにより過電流を防止することができる。
【００２８】
（実施の形態２）
図６（ａ）、（ｂ）は、本発明の実施の形態２における過電流防止回路のバイポーラトランジスタ１１と磁気検出装置１２の各素子を構成する半導体の平面図である。図６（ｃ）は、本発明の実施の形態２における過電流防止回路のバイポーラトランジスタ１１と磁気検出装置１２の断面図である。本実施の形態における過電流防止回路は、実施の形態１における過電流防止回路を半導体基板に形成したところが異なっているが、動作に関しては、同様である。
【００２９】
バイポーラトランジスタ１１と磁気検出装置１２とは、同一のシリコン基板上の同一平面上に配置されている。図６（ｃ）を参照しながらその構造を説明する。バイポーラトランジスタ１１は、Ｐ形基板１３上に形成されている。Ｐ形基板１３上には、埋め込み層１４が形成され、埋め込み層１４の上には、Ｐ型分離層１５で分離されたＮ型領域１６が形成されている。さらに、Ｎ型領域１６の中にコレクタとなるコレクタ領域１７とベースとなるベース領域１８が形成されている。ベース領域１８の中にはエミッタとなるエミッタ領域１９が形成され、ベース領域１８、コレクタ領域１７、エミッタ領域１９の上には絶縁膜２０と配線２１が形成されている。
【００３０】
ホール素子２４は、Ｐ形基板１３上にＰ型分離層１５で分離されたＮ型領域１６が形成されている。さらにＮ型領域１６の上にＰ型領域２２が形成され、その上にホール素子２４の２つの電極となるホール電圧出力端子２３が形成されている。また電極となる２つのホール電圧出力端子２３の間にはホール素子２４が形成され、２つの電極の上には、絶縁膜２０と配線２１が形成されている。
【００３１】
さらに、同一シリコンのＰ型基板１３上にオペアンプ等を形成することにより、過電流防止回路を構成するすべての回路をシリコン基板上に構成することができ、これにより過電流防止回路を同一工程で製造することが容易にできる。
【００３２】
また、配線２１と磁気検出装置１２との位置関係は、実施の形態１と同様に、コレクタ電流、ベース電流またはエミッタ電流のいずれかが発生させる磁界を磁気検出面に対して、垂直に受けるようにホール素子２４が配置される。
【００３３】
なお、図１〜図６では、バイポーラトランジスタの場合について説明したが、電界効果型トランジスタを用いても良い。
【産業上の利用可能性】
【００３４】
本発明は、電流が流れる経路に影響を与えずに、過電流を検出する過電流防止回路として有用である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１における過電流防止回路のブロック図
【図２】本発明の実施の形態１における過電流防止回路の回路図
【図３】（ａ）本発明の実施の形態１におけるバイポーラトランジスタと磁気検出装置の配置を示した平面図、（ｂ）ホール素子に係る制御電流、ホール電圧、磁界のそれそれの方向を示す図
【図４】本発明の実施の形態１に係るバイポーラトランジスタｎ個につき磁気検出装置１つを配置した場合を示した平面図
【図５】本発明の実施の形態１に係る全てのバイポーラトランジスタにつき磁気検出装置１つを配置した場合を示した平面図
【図６】（ａ）本発明の実施の形態２における過電流防止回路をシリコン基板上に構成したバイポーラトランジスタの平面図、（ｂ）本発明の実施の形態２における過電流防止回路をシリコン基板上に構成した磁気検出装置の平面図、（ｃ）本発明の実施の形態２に係る過電流防止回路をシリコン基板上に構成した半導体の断面図
【図７】従来の過電流防止回路のブロック図
【符号の説明】
【００３６】
１ 電圧供給回路
２ オペアンプ
３、９、９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊ、９ｋ、９ｌ、１１ バイポーラトランジスタ
４、４ａ、４ｂ、１２ 磁気検出装置
５、５ａ、５ｂ、２４ ホール素子
６ ホール電圧増幅回路
７ 比較回路
８ 減算回路
１０、２１ 配線
１３ Ｐ型基板
１４ 埋め込み層
１５ Ｐ型分離層
１６ Ｎ型領域
１７ コレクタ領域
１８ ベース領域
１９ エミッタ領域
２０ 絶縁膜
２２ Ｐ型領域
２３ ホール電圧出力端子
３１ リセット発生部
３２ 記憶回路
３３ 半導体スイッチ
３４ 過電流検出抵抗
３５ 電圧比較部
３６ 電源ライン
【特許請求の範囲】
【請求項１】
オペアンプとバイポーラトランジスタまたは電界効果トランジスタで構成される電圧供給回路と、
前記電圧供給回路からの電圧を供給する際に生じる出力電流が作る磁界を検出し、電圧を生じさせるホール素子を有し、前記ホール素子からの出力電圧を増幅するホール電圧増幅回路を有する電流検出回路と、
前記電流検出回路が出力する出力電圧と基準電圧を比較する比較回路と、
前記電圧供給回路を制御する制御電圧から前記比較回路からの出力電圧を減算し、減算した電圧を前記電圧供給回路へ入力する減算回路とを備え、
前記電圧供給回路は、前記減算回路からの電圧に応じた電圧を出力し、前記ホール電圧増幅回路からの電圧が、前記基準電圧を越えたときに、前記電圧供給回路から供給される電流が所定の値以下に制御される過電流防止回路。
【請求項２】
前記電圧供給回路の複数個ある前記バイポーラトランジスタまたは前記電界効果トランジスタを複数の組に分け、出力電流を前記組ごとに加算した電流に対して、１つの前記ホール素子を有し、それぞれの前記ホール素子の出力電圧を加算する請求項１記載の過電流防止回路。
【請求項３】
シリコン基板上に形成された請求項１または２記載の過電流防止回路。
【請求項１】
オペアンプとバイポーラトランジスタまたは電界効果トランジスタで構成される電圧供給回路と、
前記電圧供給回路からの電圧を供給する際に生じる出力電流が作る磁界を検出し、電圧を生じさせるホール素子を有し、前記ホール素子からの出力電圧を増幅するホール電圧増幅回路を有する電流検出回路と、
前記電流検出回路が出力する出力電圧と基準電圧を比較する比較回路と、
前記電圧供給回路を制御する制御電圧から前記比較回路からの出力電圧を減算し、減算した電圧を前記電圧供給回路へ入力する減算回路とを備え、
前記電圧供給回路は、前記減算回路からの電圧に応じた電圧を出力し、前記ホール電圧増幅回路からの電圧が、前記基準電圧を越えたときに、前記電圧供給回路から供給される電流が所定の値以下に制御される過電流防止回路。
【請求項２】
前記電圧供給回路の複数個ある前記バイポーラトランジスタまたは前記電界効果トランジスタを複数の組に分け、出力電流を前記組ごとに加算した電流に対して、１つの前記ホール素子を有し、それぞれの前記ホール素子の出力電圧を加算する請求項１記載の過電流防止回路。
【請求項３】
シリコン基板上に形成された請求項１または２記載の過電流防止回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−４２０５１（Ｐ２００６−４２０５１Ａ）
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願番号】特願２００４−２２０５９６（Ｐ２００４−２２０５９６）
【出願日】平成１６年７月２８日（２００４．７．２８）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願日】平成１６年７月２８日（２００４．７．２８）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]