【課題】より少ない調整ステップでキャリブレーションを完了する。
【解決手段】出力端子（ＤＱに相当）と、出力端子と接続され、出力端子を調整可能なインピーダンスで駆動する出力回路（２１０に相当）と、出力回路のインピーダンスを段階的に調整するキャリブレーション回路（１００）と、を備え、キャリブレーション回路は、キャリブレーション動作の実行を指示するコマンドを受けて、インピーダンスの調整を開始し、インピーダンスを変化させる変化幅を、開始直後に対し以降においてより狭めるように調整する。 （もっと読む）

【課題】適宜繰り返し行われるキャリブレーションに要する時間を短縮する。
【解決手段】半導体装置は、入力コマンドに応じ、出力ドライバーのインピーダンスを調整するキャリブレーションを、設定値を用いて行うキャリブレーション回路と、温度センサーと、前記出力ドライバーの温度特性情報を記憶する記憶回路と、前記温度センサーからの検出信号と前記記憶回路から読み出した前記温度特性情報とに基づいて前記設定値を変更する設定信号を生成し、前記キャリブレーション回路へ出力する設定回路と、を備える。 （もっと読む）

【課題】出力バッファのインピーダンスを制御する複数の制御ビットを転送するデータバスの配線面積を削減できる半導体装置、及び出力バッファのインピーダンスを調整する方法を提供する。
【解決手段】インピーダンス制御情報を生成するＺＱ回路（ＺＱ回路４０）と、前記インピーダンス制御情報を受けて自身のインピーダンスが制御される出力バッファ（出力回路８０）と、を備え、前記インピーダンス制御情報を構成する複数の制御ビット情報は前記ＺＱ回路からシリアルに転送される。 （もっと読む）

【課題】出力回路のインピーダンス調整の精度を向上する半導体装置を提供する。
【解決手段】各々が調整可能なインピーダンスを備える複数の単位バッファを含む出力回路（出力バッファ１０１）と、複数の単位バッファ回路のうちの１または複数個の単位バッファ回路を選択的に活性化する制御回路（出力制御回路１５０）と、複数の単位バッファのそれぞれのインピーダンスを調整するインピーダンス調整部であって、当該インピーダンス調整部は、制御回路によって選択的に活性化された１又は複数個の単位バッファ回路の個数が変化することに応じて複数の単位バッファのそれぞれのインピーダンスを調整する、インピーダンス調整部（インピーダンス調整部３０）と、を備える。 （もっと読む）

【課題】回路を構成するトランジスタ数を少なくし、且つレベルシフタを配置することな
くシフトレジスタとして正確に動作を行う半導体回路の提供することを課題とする。
【解決手段】第１端子が高電位電源に接続されたｐチャネル型トランジスタと、第１端子
が低電位電源に接続されたｎチャネル型トランジスタと、を含む回路群と、インバータ回
路と、をｍ段（ｍは任意の正の整数であり、ｍ≧３）有し、第２ｎ−１段目（ｎは任意の
整数であり、ｍ≧２ｎ≧２）の回路群の前記ｎチャネル型トランジスタのゲートにはクロ
ック信号が入力され、第２ｎ段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の回路群の前
記ｎチャネル型トランジスタのゲートには反転クロック信号が入力される。 （もっと読む）

【課題】ウエハーテストにおいて、キャリブレーション動作の評価を、容易、かつ高精度に行うことができる半導体装置を提供する。
【解決手段】キャリブレーション端子ＺＱを駆動するレプリカバッファ（１３１）と、レプリカバッファの出力インピーダンスを変化させる際に目標となるインピーダンスが設定され、キャリブレーション端子ＺＱに接続される可変インピーダンス回路（１７０）と、を備える。 （もっと読む）

【課題】送信状態とスタンバイ状態との間の遷移時間の増大を抑制しつつ、電流の変動を低減する。
【解決手段】メインドライバ１は、差動信号ＰＲＥＰ、ＰＲＥＮのレベル変換を行い、バイパス回路２は、メインドライバ１の動作状態とスタンバイ状態との間の遷移時に高電源電位ＶＤＤから低電源電位ＶＳＳに流れる電流Ｉ５の変化量が一定の範囲内に収まるようにメインドライバ１に流れる電流Ｉ５をバイパスさせる。 （もっと読む）

【課題】簡易な構成で電荷の再利用効率を高め、複数のＬＳＩを搭載したシステム全体のエネルギー効率を向上することが可能な半導体回路および半導体装置を提供する。
【解決手段】入力端子２０にＬレベルの信号が入力されたとき、回路素子１０の出力端子２２に接続される信号線２４の配線容量Ｃｐに正の電荷が充電される。入力端子２０にＨレベルの信号が入力されたとき、ＮＭＯＳトランジスタＮｒ１は、論理素子のＮＭＯＳトランジスタＮ１が導通するのと同時に導通する。これにより、信号線２４から放電される電荷の一部が、ＮＭＯＳトランジスタＮｒ１およびダイオードＤ１を介して、電荷回収線２に移動する。電荷回収線２が回収した電荷は、電荷再利用端子３を介して半導体チップ１Ａの外部に放出されると、電荷再利用線３０に接続された電荷回収用の容量素子Ｃｅｘｔに蓄積される。蓄積され電荷は、他の半導体回路等の電源端子に供給される。 （もっと読む）

【課題】スイッチ素子の製造バラツキを排除し、より均一で確実な溶断が行える半導体装置のトリミング方法、及びトリミング制御回路を提供すること。
【解決手段】電位が異なる第１電源（電源端子ｃ）と第２電源（接地端子ｄ）との間にて直列接続された第１スイッチ素子Ｓ１〜Ｓ３およびフューズＦ１〜Ｆ３を内蔵した半導体装置１０１における第１スイッチ素子Ｓ１〜Ｓ３をオン制御することでフューズＦ１〜Ｆ３に電圧を印加してフューズＦ１〜Ｆ３を溶断する半導体装置１０１のトリミング方法であって、第１スイッチ素子Ｓ１〜Ｓ３をターンオン制御することにより、第１電源（電源端子ｃ）からフューズＦ１〜Ｆ３を溶断させない第１電圧値を所定時間印加するステップと、第１電圧値の印加が完了した後、第１電源（電源端子ｃ）からフューズＦ１〜Ｆ３を溶断させる第２電圧値を印加するように切り替えるステップと、を含む。 （もっと読む）

【課題】電流消耗を減らすオン・ダイ・ターミネーション（ＯＤＴ）構造を有する半導体装置及びそのターミネーション方法を提供する。
【解決手段】基準電圧と外部抵抗とが連結されたキャリブレーション端子の電圧に応答してキャリブレーションコードを発生させるキャリブレーション回路と、キャリブレーションコードとＯＤＴ制御信号とに応答して、データ入出力パッドのターミネーション抵抗値を制御するＯＤＴ装置と、を備え、データ入出力パッドのターミネーション抵抗値は、キャリブレーション端子の抵抗値より大きい半導体装置である。 （もっと読む）

【課題】電源電圧を低下させた場合であっても、正しくデータ転送が可能な半導体装置を提供する。
【解決手段】出力ドライバ１００と、出力ドライバ１００の特性を切り替える特性切替回路１８を備える。特性切替回路１８は、電源ラインに供給される電源電圧ＶＤＤＱが第１の電圧ＶＤＤＱ１である場合における出力ドライバ１００の出力信号の立ち上がり時間及び立ち下がり時間と、電源ラインに供給される電源電圧ＶＤＤＱが第２の電圧ＶＤＤＱ２である場合における出力ドライバ１００の出力信号の立ち上がり時間及び立ち下がり時間を互いに一致させる。これにより、電源電圧を低下させても高調波成分やクロストークによる影響が増大することがない。また、電源電圧を低下させてもレシーバ側における受信条件が変化しないことから、電源電圧にかかわらず信号の送受信を正しく行うことが可能となる。 （もっと読む）

【課題】レベルシフタを備える半導体装置、ディスプレイ装置及びその動作方法を提供する。
【解決手段】第１論理状態を有する一つのビット及び第２論理状態を有する少なくとも一つのビットを含むコードを生成するコード生成部と、複数の電圧制御部及び複数の電圧変換部を備え、コードに応答して複数の出力端から第１電圧レベルまたは第２電圧レベルを有する出力信号を出力するレベルシフタと、を備え、複数の電圧制御部のうち一つの電圧制御部を除いた残りの電圧制御部は、出力端のうち一つの出力端を除いた残りの出力端を通じて出力される第１信号を、少なくとも一つのビットに応答して第１電圧レベルに制御し、複数の電圧変換部のうち一つの電圧変換部は、除いた一つの出力端を通じて出力される第２信号を、第１信号に応答して第２電圧レベルに制御する半導体装置である。 （もっと読む）

集積回路を渡る伝達のために、高周波数信号（ＩＮ）をバッファリングするための回路、技術、方法が開示される。ある特別の実装において、複数の増幅回路（Ｍ１，Ｍ２）は、電圧制御発振器および／またはデジタル制御発振器からの信号を増幅するために個別にバイアスされ、デバイス上の局所発振器の信号を提供する。 （もっと読む）

【課題】貫通電流を抑えつつ大振幅のレベル変換を実現可能なインバータ型のレベルシフト回路を提供する。
【解決手段】インバータ型のレベルシフト回路１０において、初段のＣＭＯＳインバータ回路１１のｎチャネルトランジスタ１１２のサイズを、ｐチャネルトランジスタ１１１のサイズのａ倍（例えば、１００倍）以上の極端なサイズ差に設定する。このサイズ比により、貫通電流を抑えつつ、例えば０−３Ｖ振幅から０−１２Ｖ振幅にレベル変換する場合のような大振幅のレベル変換を実現する。 （もっと読む）

【課題】貫通電流を抑えることができるとともに、トランジェントの制御の自由度が高いレベルシフト回路を提供する。
【解決手段】第１，第２のトランジスタ(111,112/121,122)およびこれらのトランジスタ間に接続された第３のトランジスタ(113/123)を有する第１，第２の回路部11,12は、第１電源vddと第２電源vssとの間に並列に接続されている。第１の回路部11の第３のトランジスタ113のゲート電極は第２の回路部12の出力ノードに、第２の回路部12の第３のトランジスタ123のゲート電極は第１の回路部11の出力ノードにそれぞれ接続されている。このレベルシフト回路において、第２の回路部12の入力ノードNin2に入力される第１振幅のパルス信号in1を第２振幅のパルス信号outにレベルシフトする際に、第１の回路部11の入力ノードNin1の電圧値によって第２振幅のパルス信号outのトランジェントを制御する。 （もっと読む）

【課題】出力バッファのインピーダンス調整を行う半導体装置を提供する。
【解決手段】制御回路１は、外部からの読み出しまたは書き込みコマンドに応じてＤＱイネーブル信号を発生する。コマンドラッチ回路２Ａは、外部からのコマンド信号（ＺＱコマンド）に応じて、ＺＱＥｎａｂｌｅ信号を発生する。ＺＱ調整回路３は、ＺＱＥｎａｂｌｅ信号が入力されると、内部に設けられたレプリカ回路のインピーダンス調整を始める。ＺＱ調整回路３は、ＤＱイネーブル信号が入力される期間中は、インピーダンス調整結果であるドライバコードのＤＱ回路４への出力を禁止する。 （もっと読む）

【課題】電流スイッチトランジスタの制御電圧によって生じるノイズをより小さくし、また、電流スイッチがオフする際に生じていたグランドもしくは電源電圧のノイズを低減し、高性能な電流駆動型Ｄ／Ａコンバータを得る。
【解決手段】ＮＭＯＳトランジスタＭ１２Ｐ，Ｍ１２Ｎ，Ｍ２２Ｐ，Ｍ２２Ｎ，Ｍ３２Ｐ，Ｍ３２Ｎがオフするオフ制御電圧（ＢＩＡＳ３）を、オン制御電圧（ＢＩＡＳ２）に近づけた電圧に設定したことにより、ＮＭＯＳトランジスタの制御電圧振幅（オン制御電圧−オフ制御電圧）が小さくなり、寄生容量を介した電荷注入によるノイズの発生を低減すると共に、オフする際の寄生容量からグランドもしくは電源への放電電流の流れ込みによるグランド電圧もしくは電源電圧のノイズの発生を低減し、高性能な電流駆動型Ｄ／Ａコンバータを得ることができる。 （もっと読む）

【課題】回路動作速度を犠牲にすることなく、待機時の消費電力を小さくすることが可能な半導体集積回路装置を提供する。
【解決手段】同一Ｓｉ基板上に少なくともソース・ゲート間又はドレイン・ゲート間に流れるトンネル電流の大きさが異なる複数種類のＭＯＳトランジスタを設け、当該複数種類のＭＯＳトランジスタの内、トンネル電流が大きい少なくとも１つのＭＯＳトランジスタで構成された主回路と、トンネル電流が小さい少なくとも１つのＭＯＳトランジスタで構成され、主回路と２つの電源の少なくとも一方の間に挿入した制御回路を有し、制御回路に供給する制御信号で主回路を構成するソース・ゲート間又はドレイン・ゲート間に電流が流れることの許容／不許容を制御し、待機時間中に主回路のＩＮとＯＵＴの論理レベルが異なる際のＩＮ−ＯＵＴ間リーク電流を防止するスイッチを主回路のＩＮ又はＯＵＴに設ける。 （もっと読む）

【課題】 高速及び長距離のデータ転送のためには多タップ（Ｔａｐ）、高精度かつ設定範囲の広い電流モード出力回路（ＣＭＬ）が必要だが、エンハシス量の設定を単位ソース結合対回路の付加により実現する方式の場合、電流モードロジック出力容量が増大し、高速化に問題が生じていた。
【解決手段】 電流モード出力回路（ＣＭＬ）をm分割した単位ソース結合対回路101、終端抵抗102及びデータセレクタ107により出力回路を構成する。各タップ（Ｔａｐ）のエンハシス量はm分割した単位ソース結合対回路の比で割り振られるため、出力振幅1のサイズのままでエンハシス量を任意に設定できる。その結果、伝送速度を向上し、伝送距離を延長することができる。 （もっと読む）

【課題】オーバーシュート及びアンダーシュートが大きく発生する。
【解決手段】（１）並列接続されている第１のＣＭＯＳ回路及び第２のＣＭＯＳ回路と、（２）（２Ａ）入力電圧が第１の電圧から第２の電圧に切り換わる場合、（２Ａａ）駆動電圧が制御部の第１の閾値に到達する以前には、第１のＰ型ＦＥＴ及び第２のＰ型ＦＥＴを導通させ、（２Ａｂ）駆動電圧が制御部の第１の閾値に到達した以後には、第２のＰ型ＦＥＴのみを導通させ、（２Ｂ）入力電圧が第２の電圧から第１の電圧に切り換わる場合、（２Ｂａ）駆動電圧が制御部の第２の閾値に到達する以前には、第１のＮ型ＦＥＴ及び第２のＮ型ＦＥＴを導通させ、（２Ｂｂ）駆動電圧が制御部の第２の閾値に到達した以後には、第２のＮ型ＦＥＴのみを導通させる制御部と、を含む。 （もっと読む）