【解決手段】ハーフブリッジスイッチング回路で使用するためのブートストラップダイオードエミュレータ回路が提供される。スイッチング回路は、負荷ノードにおいてトーテムポール構造の形で互いに繋がれているトランジスタと、これらのトランジスタを駆動するための駆動回路と、高圧側駆動回路に電力を供給するためのブートストラップコンデンサとを含む。ブートストラップダイオードエミュレータ回路は、ゲート、バックゲート、ソース、およびドレインを有し、そのドレインを高圧側供給ノードに結合され、そのソースを低圧側供給ノードに結合されているＬＤＭＯＳトランジスタと、ＬＤＭＯＳトランジスタのゲートに電気的に結合されているゲート制御回路と、ＬＤＭＯＳトランジスタのバックゲートに電気的に結合されているダイナミックバックゲートバイアス回路とを備える。ダイナミックバックゲートバイアス回路は、ＬＤＭＯＳがオンにされたときに、ＬＤＭＯＳトランジスタのドレインの電圧に近いけれども同電圧よりも僅かに低い電圧をＬＤＭＯＳトランジスタのバックゲートに印加することによって、ＬＤＭＯＳトランジスタのバックゲートを動的にバイアスするように動作可能である。 （もっと読む）

集積回路用レベル・シフター（３０１）である。一実施形態において、レベル・シフターは、入力端子又は出力端子として利用することができる各電圧ドメインに配置された信号端子（３０３，３０５）を有する双方向レベル・シフターである。或る実施形態においては、レベル・シフターは、入力端子が特定の状態であるとき両ドメインの電源間の電流の流れを遮断するためのトランジスタ（３２５，３２６）を含む。一実施形態において、レベル・シフターの唯１つの信号線が、ドメイン境界を横切る。
（もっと読む）

【課題】 グランドを参照する差動線路とグランドを参照しない差動線路を接続して、数十ＧＨｚ帯のデジタル高速信号を差動線路を介して伝送する。
【解決手段】信号伝送線路を介して回路ブロック間でデジタル信号の伝送を行う信号伝送システムにおいて、各回路ブロックはそれぞれ機能回路と分離された構成の受送信回路を備え、受信端と送信端の間がインピーダンス整合した伝送線路１１５であることを基本構成とし、差動出力ドライバから導出されたグランド参照差動線路１０５を上記回路ブロック内でグランド１１０を中心にして差動信号の線路を対称に配置した構成とし、上記信号伝送線路１１５内ではグランド１１０を参照しない差動ペア線路１１１，１１２のみが前記グランド１１０を中心とする対称構造の線路から直接延長された構造とする。 （もっと読む）

【課題】複合型インピーダンス補正バッファ回路を提供する。
【解決手段】本発明の一実施例によって、回路を開示する。該回路は、その一部が目標インピーダンスを供給するために使用される複数のドライバスライスと、複数のドライバスライスの一部を選ぶためのデジタル整合論理と、プルアップとプルダウンとを整合させるようバイアス電圧を作るアナログ整合回路とを有する。

（もっと読む）

ＣＭＯＳ構成要素のバスホールド回路であって、ＤＣ電流を引き込まず且つ過電圧の許容性がある、バスホールド回路が説明される。入力電圧が前記バスホールドの供給電圧よりも大きい時には、該入力から漏れ電流が引き込まれない。フィードバックインバータが、前記バスホールド回路内においてＶｉｎ論理をラッチするために用いられる。Ｖｉｎがローである時には、前記バスホールド回路は、第１のスイッチをターンオンさせ、該第１のスイッチが、ＰＭＯＳスイッチのゲートをローに駆動して、該ＰＭＯＳスイッチをオンに切り替える。前記ＰＭＯＳスイッチは、フィードバック・インバータの電力接続をＶｃｃに接続する。前記ゲートは、ローのままとなり、Ｖｉｎが増加する時に、前記ＰＭＯＳスイッチをオンに切り替えたままに保持する。前記第１のスイッチがターンオフさせられるが、前記ＰＭＯＳのゲートは、ＶｉｎがＶｃｃを越えるまでローのままとなる。その時点において、比較器は、前記ＰＭＯＳのゲートを、ＰＭＯＳスイッチをオフに切るＶｉｎに駆動する。アービタ回路が、前記ＰＭＯＳスイッチと、前記比較器内及びアービタ回路内における他のＰＭＯＳ構成要素とのＮウェルをバイアスさせるために、Ｖｃｃ及びＶｉｎのうちのより高いものを選択する。このバイアス動作は、Ｎウェルが決して順方向バイアスされないことを保証し、それによって、Ｖｉｎからの漏れを防止する。

（もっと読む）

本発明は、電力消費をモニタおよび制御するための電子回路、装置および方法に関する。したがって、クロック信号（ＣＬＫ）と、入力信号（Ｉ）とを受信し、出力信号（Ｏ）を供給することができる、１つまたは複数のシーケンシャルロジック素子（１２）を含む電子回路、装置および方法が提供される。シーケンシャルロジック素子（１２）は、入力および出力信号（Ｉ，Ｏ）をモニタし、入力および出力信号（Ｉ，Ｏ）に応じて制御信号（ＣＳ）を供給するための回路（２０）をさらに備え、ＩＣの電力消費を、制御信号に応じて操作可能に制御することができる。
（もっと読む）

【課題】 電源電圧のダイナミックな変動により遅延が変化すると、例えば、クロックバッファのクロック信号にジッター（jitter）が含まれ、高速で正確なタイミングでの動作が困難になる。
【解決手段】 第１の電源線Ｖddと第２の電源線Ｖssとの間に少なくとも１つの分離用トランジスタ２a(2a',2b,2b')を有する制御回路を介して接続された出力回路１a(１b)を備える出力回路装置であって、前記分離用トランジスタの制御電極には、一定のレベルに保持された制御電圧Ｖba(Ｖba',Ｖbb,Ｖbb')が印加され、前記制御電圧は、前記第１または第２の電源線の電圧における高周波成分を減衰させるレベルの電圧であるように構成する。 （もっと読む）

【課題】順方向基板バイアスを印加する場合に、動作温度の上昇にともなうリーク電流の増加を防止する。
【解決手段】順バイアス制御回路ＦＢＢが出力するバイアス信号は電流クランプ回路ＣＬＭＰを通してＣＭＯＳ回路ＬＳＩの基板へ供給される。電流クランプ回路ＣＬＭＰは不純物濃度の低い拡散層を利用して構成され、温度変化に対して不変な定電流を供給する。
【効果】ＣＭＯＳ回路の低電圧駆動時、動作速度を順バイアスにより向上するとともに、温度上昇時、順バイアス印加にともなうリーク電流の増加を抑制し、高速かつ高信頼性を持った半導体集積回路装置を実現する。 （もっと読む）