【課題】任意のコモンモード電位の差動アナログ信号を入力でき、かつ任意のリファレンス電圧を設定可能なΔΣＡ／Ｄ変換器を提供する。
【解決手段】ΔΣＡ／Ｄ変換器のΔΣ変調器が有する（１ビットＤＡＣ＋加算＋積分）演算回路にて、オペアンプの正側入力ノード及び負側入力ノードに対してそれぞれ２つのリファレンス容量を設け、入力信号に変調器出力に応じた信号を加算又は減算する場合に、リファレンス容量の接続を正側入力ノード及び負側入力ノードにおいて相補的に切り替えることで、リファレンス電圧にかかわらずオペアンプの入力ノードに加算される電荷量を常に同一にして、オペアンプの入力ノードの電位が回路のコモンモード電位に収束するようにし、任意のコモンモード電位の差動アナログ信号を入力可能、かつ任意のリファレンス電圧を設定可能にする。 （もっと読む）

【課題】予測量子化において主観品質の劣化を抑えるようにパラメータの補償処理を行うこと。
【解決手段】増幅器（３０５−１〜３０５−Ｍ）は入力した量子化予測残差ベクトルｘ_n-1〜ｘ_n-Mに重み付け係数β₁〜β_Mを乗算する。増幅器（３０６）は前フレームの復号ＬＳＦベクトルｙ_n-1に重み係数β_-1を乗算する。増幅器（３０７）はコードブック（３０１）から出力されたコードベクトルｘ_n+1に重み係数β₀を乗算する。加算器（３０８）は増幅器（３０５−１〜３０５−Ｍ）、増幅器（３０６）および増幅器（３０７）から出力されたベクトルの総和を計算する。切替スイッチ（３０９）は、現フレームのフレーム消失符号Ｂ_ｎが「第ｎフレームは消失フレームである」ことを示し、かつ、次フレームのフレーム消失符号Ｂ_ｎ＋１が「第ｎ＋１フレームは正常フレームである」ことを示す場合には、加算器（３０８）から出力されたベクトルを選択する。 （もっと読む）

【課題】ダイナミックレンジが歪みで制限されるＡＤ変換の特性を大幅に改善することが可能なＡＤ変換装置および信号処理システムを提供する。
【解決手段】入力アナログ信号をデジタル信号に変換する第１のアナログデジタル（ＡＤ）変換器１１と、入力アナログ信号を係数αでα倍したアナログ信号をデジタル信号に変換する第２のＡＤ変換器１２と、第１のＡＤ変換器の出力信号に係数αを２乗した値α^２を掛け合わせる第１の演算器１４と、第２のＡＤ変換器の出力信号に係数αを−１乗した値α^−１を掛け合わせる第２の演算器１５と、第１の演算器の演算結果と第２の演算器の演算結果との差分をとり、入力信号のＡＤ変換結果として出力する第３の演算器１６とを有する。 （もっと読む）

【課題】デルタシグマ型Ａ／Ｄ変換器のアナログ入力信号の切り換えが実行される際の安定化時間を短縮すること。
【解決手段】半導体集積回路のデルタシグマ型Ａ／Ｄ変換器(１２)のＡ／Ｄ変換動作は、制御回路(１３)から供給される制御信号(Ｃｎｔ２)によって制御される。アナログ入力信号(Ｖin)の切り換え実行時には、制御信号(Ｃｎｔ２)に応答して積分器(１２１１)の演算増幅器(ＯＰＡ)の出力電圧振幅が制限される振幅制限動作が実行される。例えば、信号切り換え実行時には、積分器(１２１１)の入力の信号伝達量または入力から出力への信号伝達量が、信号切り換え後の定常状態の信号伝達量よりも小さな値に設定される。半導体集積回路は、複数のアナログ入力端子に接続されたアナログマルチプレクサー(１１)と、バスを介して制御回路(１３)に接続された中央処理ユニット(２１)を更に具備する。 （もっと読む）

【課題】デジタル信号をアナログ信号に変換するデジタルアナログ変換装置を構成する素子にバラツキがあった場合においても、高い品質のアナログ信号を生成することができ、高分解能を有し、かつ、回路規模の小さいデジタルアナログ変換装置を実現する。
【解決手段】入力信号のビット数を低減するΔΣ変調器と、前記ΔΣ変調器の出力信号のフォーマットを変換するデータ変換器と、前記データ変換器の出力信号を遅延させる遅延器と、それぞれが３値信号を出力するスイッチング増幅器を有する複数の出力ユニットと、前記複数の出力ユニットの出力する３値信号それぞれを物理的な変位力に変換する複数の素子それぞれに供給し前記物理的変位力を合成して出力する電気−音響信号変換器と、前記複数の出力ユニットの選択の履歴に応じて選択する前記複数の出力ユニットへ前記遅延器の出力信号を出力する選択器を有する、音声再生用データ変換装置を提供する。 （もっと読む）

【課題】キャパシタに矩形波を入力して減算する方式でありながら、差動入力ΔＱが負の場合であっても測定可能な使い勝手の良い差動ΔΣ型ＡＤ変換器を提供すること。
【解決手段】この差動ΔΣ型ＡＤ変換器は、全差動回路１と、全差動回路の入出力端間に設けられた積分用キャパシタＣｉ１，Ｃｉ２と、全差動回路１の後段に設けられたコンパレータ２と、全差動回路１の反転入力端子に接続された減算用キャパシタＣａと、全差動回路１の非反転入力端子に接続された減算用キャパシタＣｂと、全差動回路１への差動入力のΔＱが正の場合は、矩形波を反転せずに減算用キャパシタＣａへ入力すると共に矩形波を反転させて減算用キャパシタＣｂへ入力し、ΔＱが負の場合は、、矩形波を反転させて減算用キャパシタＣａへ入力すると共に矩形波を反転せずに減算用キャパシタＣｂへ入力する。 （もっと読む）

【課題】広帯域信号のスペクトルを符号化する際に、低ビットレート化を実現しつつ、原信号の高域スペクトルと新たに生成されるスペクトルとの類似度を向上させること。
【解決手段】取得手段は、少なくとも低域と高域とに分けられたスペクトルを取得し、第１の符号化手段は、低域のスペクトルを符号化して第１符号化情報を生成する。第１の復号手段は、第１符号化情報を復号して復号低域スペクトルを生成し、生成手段は、復号された低域スペクトルを複製して高域のスペクトルの形状を生成する。ゲイン算出手段は、高域のスペクトルを複数のサブバンドに分割し、各サブバンドのゲインを算出し、第２の符号化手段は、高域のスペクトルのサブバンドの内、少なくとも前記低域スペクトルに隣接する前記高域スペクトルのサブバンドを含む特定のサブバンドのゲインのみを符号化する。 （もっと読む）

【課題】消費電流及びノイズをバランス良く抑制しつつオフセット電圧の補正を行う。
【解決手段】サンプリング用キャパシタ（Ｃ１Ｐ、Ｃ１Ｎ９）への入力電圧（ｖｉｎ１、ｖｉｎ２）に応じた電荷の充電とサンプリング用キャパシタに蓄積された電荷の放電とを交互に繰り返すサンプリング回路（１１１ａ、１１１ｂ）と、可変キャパシタ（Ｃ３Ｐ、Ｃ３Ｎ）への参照電圧に応じた電荷の充電と可変キャパシタに蓄積された電荷の放電とを交互に繰り返すオフセット補正電圧生成回路（１０２ａ、１０２ｂ）と、サンプリング用キャパシタに蓄積された電荷並びに可変キャパシタに蓄積された電荷が積分用キャパシタ（Ｃ２Ｐ、Ｃ２Ｎ）に蓄積される積分回路１１３と、積分回路の出力電圧を量子化する量子化器と、量子化器から出力される量子化信号をデジタルアナログ変換して積分回路の入力に帰還させるデジタルアナログ変換器（１０５ａ、１０５ｂ）と、制御回路と、を備えるデルタシグマ変調装置。 （もっと読む）

【課題】 簡単な回路構成で、スイッチのオン抵抗値によるアナログ出力信号の歪みやノイズの発生を防止することができるデジタル−アナログ変換器を提供する。
【解決手段】 サンプリング容量素子Ｃｉの一方の端子と対応する入力端子Ｄｉとの接続及び切断並びにサンプリング容量素子Ｃｉの他方の端子と第１基準電圧源Ｂ１との接続及び切断を切り替える第１のスイッチユニットＳＵ１と、第１のスイッチユニットＳＵ１の切り替えにおける切断及び接続に応じて、サンプリング容量素子Ｃｉの他方の端子と演算増幅器２の反転入力端子との接続及び切断、複数のサンプリング容量素子Ｃｉの一方の端子の相互の接続及び切断、並びに一方の端子が相互に接続されたサンプリング容量素子Ｃｉの電圧に応じた電圧を演算増幅器２の出力端子に出力する電気経路の閉成及び開放を切り替える第２のスイッチユニットＳＵ２と、電気経路に設けられた抵抗素子Ｒｓとを備えている。 （もっと読む）

【課題】無線通信の送受信システムに係わるデジタル方式の受信器を提供する。
【解決手段】ＲＦ信号をＩＦ信号又はＤＣ信号に変換するサブサンプリングの際、要する信号帯域に対してはオーバーサンプリングして要らない信号もデジタル信号に変換させた後、デジタルブロックから効果的に除去する。本発明によると一般的なアナログ設計方式の受信器に比べて、フィルタ、ＬＮＡ、そして、ＡＤＣだけでアナログ設計部が構成されるので、アナログ構成ブロックの構造が簡単になる。従って、ＡＤＣの後端に設置されるデジタル構成ブロック等の構造も最適化してデジタル方式の受信器を構成することができる。 （もっと読む）

【課題】低消費電力で信号の歪みやＳＮＲ劣化が少ないディジタルアナログ変換器を提供する。
【解決手段】シフトレジスタＳＲＥＧ、１ビットディジタルΔΣ信号を入力し、一対の信号を出力するスイッチ回路ＳＷ１〜ＳＷ（Ｎ）、出力された一対の信号を入力して一対の信号として出力するインピーダンス素子ＩＭＰ１〜ＩＭＰ（Ｎ）、出力された一対の信号の一方を入力する反転入力端子ＯＰＡａ、他方を入力する非反転入力端子ＯＰＡｂ、１ビットディジタルΔΣ信号をディジタルアナログ変換した信号を出力する出力端子１０２を備える演算増幅器ＯＰＡ、反転入力端子ＯＰＡａと出力端子１０２とに接続されるインピーダンス素子ＩＭＰ０−Ｎ、非反転入力端子ＯＰＡｂに一端が接続され、他端に基準電圧が与えられるインピーダンス素子ＩＭＰ０−Ｐによりディジタルアナログ変換器を構成する。 （もっと読む）

【課題】ＤＡＣ部の抵抗の寄生容量と電源回路との間で移動する電荷量を小さくするデルタシグマ変調器を提供する。
【解決手段】第１端子と第２端子とを有し前記第１端子を介して供給される電圧を積分する積分回路と、第１参照電圧を第１抵抗の一端に供給してその他端に得られる第１電圧を、前記第１端子または前記第２端子へ交互に供給する第１ＤＡＣ部と、第２参照電圧を第２抵抗の一端に供給してその他端に得られる第２電圧を、前記第２端子または前記第１端子へ交互に供給する第２ＤＡＣ部とを備え、前記第１ＤＡＣ部が前記第１電圧を前記第１端子に供給するときには、前記第２ＤＡＣ部は前記第２電圧を前記第２端子に供給し、前記第１ＤＡＣ部が前記第１電圧を前記第２端子に供給するときには、前記第２ＤＡＣ部は前記第２電圧を前記第１端子に供給するシグマデルタ変調回路を提供する。 （もっと読む）

【課題】高品質の操作を可能にする信号を出力するための効率的な概念と、歪が少ない状態で信号を削減するための効率的な概念とを提供する。
【解決手段】第１の実数サブバンド信号と第２の実数サブバンド信号とを含む複数の実数サブバンド信号を処理して少なくとも１つの複素サブバンド信号を提供する装置２１０であって、この装置は、実数中間サブバンド信号を出力するためのマルチバンドフィルタ２０４と、上記複数の実数サブバンド信号からの実数サブバンド信号と上記中間サブバンド信号とを結合することによって複素サブバンド信号を出力するための計算器２１５と、を備える。上記実数サブバンド信号の各信号に対し、その実数サブバンド信号に関連する中心周波数に従って指数ｍを割り当て、この指数ｍが増大するにつれて上記実数サブバンド信号をその信号に関連する中心周波数に従って配置する。 （もっと読む）

【課題】安価で高速なDCTチップをそのまま使ってロッシー・ロスレス統合符号化を実現する。
【解決手段】ブロックと同じ大きさのゼロ行列であるサイド情報ブロックＳ_xを準備する。リフティング構造の変換処理部２５で、最初のブロックの入力信号Ｘ₀をDCT-IIで変換し、サイド情報ブロックＳ_xをDCT-IIIで変換する。次段のリフティング構造の変換処理部２６で次のブロックの入力信号Ｘ₁をDCT-IIで変換し、変換処理部２５のサイド情報ブロックに対応する出力信号をDCT-IIIで変換する。以下順次同様の処理を実行し、各ブロックに対応する入力信号Ｘ₀〜Ｘ_n-1をDCT-IIで変換したＹ₀〜Ｙ_n-1を出力するとともに、サイド情報ブロックＳ_xを繰り返しDCT-IIIで変換した信号Ｓ_yを出力する。Ｓ_yも用いて逆変換するとロスレスとなり、用いないとロッシーとなる。 （もっと読む）

積分器（１００）が、増幅および位相シフト要素（１７０）を備え、フィードバック経路（１３０）がループを形成し、容量性素子（１４０）を含む。ループ内に入力信号が加算され、ループは、入力信号の着目する周波数より高い発振周波数で発振するように配設される。ループは、増幅および位相シフト要素（１７０）が入力信号に増幅を確実に与えうるように、発振信号を減衰するためのフィルタ（１６０）を含む。入力信号は積分され、積分された信号は発振信号のゼロ交差を摂動する。
（もっと読む）

【課題】量子化処理の時間を削減する。
【解決手段】量子化装置１５の量子化部４３は、量子化パラメータを用いて、信号のサンプリングデータから量子化データを生成し（ＳＴ１８）、量子化データを符号化した符号化データのビット数をカウントし（ＳＴ２０）、カウント値と量子化の目標ビット数とを比較し（ＳＴ２１，ＳＴ２４）、量子化部が量子化に用いる量子化パラメータを修正し（ＳＴ２２，ＳＴ２５）、カウント値が目標ビット数に対して所定の収束状態になるまで、量子化パラメータを修正して一連の量子化処理を繰り返す。また、量子化部４３は、新たな信号のサンプリングデータについての量子化処理を開始する場合に、量子化部４３が以前の信号のサンプリングデータの量子化処理において用いた旧量子化パラメータを、量子化パラメータの初期値として用いる（ＳＴ１３）。 （もっと読む）

【課題】 画像データの符号化及び復号の両方に共通して使え、ロッシ−・ロスレス符号化復号半２重システムを低コストで実現する。
【解決手段】 Ｎ個の入力データを、Ｎ次元空間上で回転変換する装置であって、特定の１つのデータを除くＮ−１個のデータ毎に第１と第２の重み係数が定められており、前記特定の１つの入力データにＮ−１個の第１の重み係数を乗じた結果を、対応するＮ−１個の入力データに加減算する第１群リフティング演算部１０１０と、第２の重み係数を、第１群リフティング演算出力のＮ−１個のデータに乗じ、Ｎ−１個の乗算結果を前記特定の１つのデータに加減算する第２群リフティング演算部１０２０と、第１の重み係数を、第２群リフティング演算出力の特定の１つのデータに乗じ、Ｎ−１個の乗算結果を対応するＮ−１個のデータに加減算する第３群リフティング演算部１０３０を有する。 （もっと読む）

【課題】量子化器入力部での信号振幅の増大を抑えつつ補正することができ、内部ＤＡ変換器を省略することができ、回路全体の低消費電力化を達成することが可能なΔΣ型変調器を提供する。
【解決手段】少なくとも一つの積分器ＩＮＴ１１と、積分器ＩＮＴ１１の出力信号を量子化してデジタル信号を出力する量子化器Ｑｕａｎ１１と、内部のループ遅延に起因して発生する非理想的特性を補償する補償部と、補償部が、量子化器Ｑｕａｎ１１の出力端子から量子化器直前の積分器ＩＮＴ１１の入力端子に周波数特性を持たない帰還経路により形成されている。補償部は、量子化器Ｑｕａｎ１１によるデジタル信号をアナログ信号に変換するデジタルアナログ（ＤＡ）変換器ＤＡＣ１１と、ＤＡ変換器の出力端子に直列に接続された容量Ｃ_ＤＡＣと、を含み、ループ遅延に起因する入出力間伝達特性の非理想性を補償する機能を有する。 （もっと読む）

モニタされるべき人物によって連続して持ち運ばれることができるＥＥＧモニタリング・システム(40)における雑音および電流消費を最小化するために，ＥＥＧモニタリング・システム用の入力変換器(44)が案出される。上記入力変換器のアナログ−ディジタル変換器は，入力段，出力段およびフィードバック・ループを備え，上記入力段は増幅器（Ｑ_Ａ）および積分器（RLF）を備える。変圧器（IT）が上記入力変換中の上記入力段の上流に配置される。上記変圧器(IT)の変換比はその入力電圧よりも大きな出力電圧を供給する変換比を持ち，これにより，上記入力段についての信号電圧に固定係数が乗算される。上記変圧器(IT)は少なくとも２つのキャパシタ（Ｃｘ，Ｃｙ，Ｃｚ）を有するスイッチング・キャパシタ変圧器である。この発明はさらにアナログ信号を変換する方法，および上記入力変換器(44)を備えるＥＥＧモニタリング・システムを提供する。
（もっと読む）

【課題】量子化雑音などの劣化音を含む入力音信号に対して、主観的に劣化音を感じにくく加工する音信号加工方法および音信号加工装置を提供する。
【解決手段】入力音信号としての復号音声の聴覚重み付け後のスペクトルを変形強度制御部で算出、その振幅の大きさ、スペクトルの連続性に基き、変形強度を算出する。信号変形部で、復号音声のスペクトルを求め、変形強度に基き振幅平滑化、位相擾乱付与を行い、信号領域に戻して変形復号音声とする。信号評価部で、復号音声を分析し背景雑音らしさを求め、これを加算制御値とする。重み付き加算部で、加算制御値が背景雑音らしいことを示す場合には、復号音声への重みを減らし、変形復号音声への重みを増やして加算し、出力音声とする。 （もっと読む）