説明

Fターム[5J065AH04]の内容

符号誤り検出・訂正 (6,928) | 細部構成 (2,257) | 論理演算 (73)

Fターム[5J065AH04]に分類される特許

1 - 20 / 73


【課題】小規模な回路でデータ伝送動作の信頼性を高める。
【解決手段】(n−1)個(ただし、nは4以上の整数)の2ビット検査部210_0〜210_(n−2)のそれぞれは、1ビットの入力データを冗長化して得られたnビットの符号化データIの入力を受け、符号化データIにおけるそれぞれ異なるビット同士の比較結果に基づく2ビット検査データを出力する。全ビット検査部220は、符号化データIの全ビットの排他的論理和に基づく全ビット検査データを出力する。エラー検出部230は、(n−1)個の2ビット検査データと全ビット検査データとに基づいて符号化データIに対するエラー検出を行い、エラー検出結果に基づいて入力データを出力する。 (もっと読む)


【課題】並列データのCRC符号を演算する演算回路において、論理演算回路が1クロックサイクルで行う論理演算の段数を低減する。
【解決手段】巡回冗長検査符号生成回路1は、1個以上の並列データを逐次入力し、各並列データについて、並列データと、初期値又は先行して演算された巡回冗長検査符号と、に基づいて巡回冗長検査符号を算出する所定演算を反復する。巡回冗長検査符号生成回路1は、上記の所定演算を並列データの桁方向に分割した部分演算のそれぞれを、異なるパイプライン段において、初期値と並列データとに基づいて実行する複数の部分演算部200、201と、初期値と前記先行して演算された巡回冗長検査符号とに基づいて、部分演算部200、201によって演算された巡回冗長検査符号を補正する補正部3と、を備える。 (もっと読む)


【課題】 簡易な構成でエラー検出・訂正符号付きデータを生成することが課題である。
【解決手段】 各バイトがnビットを有するmバイトの情報部分とmバイトの情報部分に設けられるmビットのエラー検出用ビットの冗長部分とを含むエラー検出用ビット付きデータのmバイトの情報部分の排他的論理和演算を行い、エラー検出・訂正符号付きデータの冗長部分のうち、log(n+1)ビットの一の部分を生成し、生成した一の部分とエラー検出用ビットとを入力してmビットの他の部分を生成する。 (もっと読む)


【課題】誤りを減少し、また、再送処理による伝送効率の低下を軽減する。
【解決手段】送信装置と、前記送信装置からの信号を受信する受信装置とを備える通信システムにおいて、前記送信装置は、前記受信装置へ送信する複数の異なる符号ビット系列を重畳する重畳情報生成部と、前記重畳情報生成部から出力された系列を変調した信号を送信する送信部と、を備え、前記受信装置は、前記送信装置が送信した信号から、前記送信装置において重畳された複数の符号ビット系列を復号する復号部を備える。重畳情報生成部は、排他的論理和演算により、前記複数の異なる符号ビット系列を重畳する。 (もっと読む)


【課題】復号時間を短縮することにより、遅延時間の短縮が可能な復号を実行する通信システムを提供する。
【解決手段】受信装置20に受信パケットが入力次第、逐次復号部22は逐次EXOR計算を行い、ガウス消去法を実施し、その後の行列のランクが消失パケットと等しくなると、残った消失パケット長分のEXOR計算を行う。 (もっと読む)


【課題】多数の演算器を備えなくても、入力された信号の中から第1順位または第1順位の近似値を短時間で推定することができる復号装置を提供する。
【解決手段】第1変換部32は、第1の変換規則に基づいて、複数個の入力信号のそれぞれを変換して、複数個の第1変換信号を生成する。第2変換部42は、第2変換テーブルに従って、複数個の第1変換信号のビット単位の論理演算結果を表わす第2変換信号を生成する。第3変換部52は、第3の変換規則に基づいて、論理演算信号を変換して、複数個の入力信号のうちの第1順位の信号の値を表わす第3変換信号を生成する。 (もっと読む)


【課題】ほとんど素子数を増やさないで、複数のXOR回路の故障を一括して正確に検出することが可能な半導体記憶装置、および、パリティビット発生回路の故障検出方法を提供することを目的とする。
【解決手段】本発明に係る半導体記憶装置は、パリティビット発生回路を備える半導体記憶装置である。パリティビット発生回路は、複数のXOR回路がトーナメント状に接続してなる多段のXOR回路220〜226と、XOR回路224〜226に切替信号を与えるAND回路30〜41とを備える。2段目以降のXOR回路224〜226は、切替信号に応答して、NAND回路またはNOR回路に切り替え可能に構成されている。 (もっと読む)


【課題】符号化に係る処理を高速化する。
【解決手段】組み合わせ回路253では、(NK)段レジスタ251の上位2pシンボルから逐次qj(x2p)の係数を得て、これらの2p個の係数と生成多項式を乗算した値を、レジスタ出力および新たな2p個の情報シンボルからなる値より減算することによって、次のレジスタ入力値に用いる。レジスタから得られる2pシンボル分の係数qj(x2p)は同時に得られるため、係数と生成多項式の乗算は同時に行なうことができる。本発明は、符号化を行う装置のパリティを生成する回路に適用することができる。 (もっと読む)


【課題】本発明は、容易な回路設計で高速データ伝送に対応することが可能なCRC演算回路を提供することを目的とする。
【解決手段】本発明に係るCRC演算回路は、伝送データからシリアル処理でCRC符号を算出する演算過程を解析して導き出される所定の演算式に基づいて、前記伝送データからパラレル処理で前記CRC符号を算出する論理回路を有して成る構成とされている。 (もっと読む)


【課題】線形符号からなる検査符号を持つフレーム、パケット等のデータの一部を変更する際に、通常の手法により検査符号を生成する場合に比較して、簡易な演算により、新たなデータについての検査符号を生成することを可能とする検査符号生成装置及び検査符号生成方法を提供すること。
【解決手段】線形符号からなる検査符号を生成する検査符号生成装置であって、第1のデータと、第1のデータの一部が書き換えられた第2のデータとの排他的論理和についての検査符号である第1検査符号を生成する検査符号演算手段14と、検査符号演算手段14が生成した第1検査符号と、第1のデータに付加された検査符号である第2検査符号との排他的論理和を計算する排他的論理和演算手段18と、を有する。 (もっと読む)


【課題】本発明の実施形態は、符号化/復号器(コーデック)を使用して禁止パターンなし(FPF)コードワードを生成する方法を説明する。
【解決手段】まず、本方法は、データワードをフィボナッチ記数法空間にマッピングすることによって、データワードを符号化してFPFコードワードを生成する。さらに、FPFコードワードはバスの隣接するラインを介して送信され、バスから受信されると復号されてデータワードが復元され、バス上のすべてのクロストークがなくなる。 (もっと読む)


【課題】演算に係る処理を軽減する。
【解決手段】LDPC符号における復号を実行するLDPC符号復号装置50に含まれるチェックノード処理演算器54への入力を、LDPC符号復号装置50への入力である受信値が、取りうる値よりも狭い範囲に制限する。この制限により、復号性能を殆ど劣化させることなく、復号において関数fの演算、チェックノード処理演算器54における加算部および関数f-1の演算を簡略化することができる。本発明は、LDPC符号における復号を行う復号装置に適用できる。 (もっと読む)


【課題】LDPC−CCを用いた誤り訂正符号化を施して送信する場合に、良好な受信品質を得ること。
【解決手段】条件を満たす、第1のパリティ検査式(1)と、条件を満たす、第2のパリティ検査式(2)と、に基づいて定義した検査行列を用いてパリティ系列P(D)を求める。


(もっと読む)


【課題】受信データのデータ長によらず高速に演算処理ができる演算処理装置を提供。
【解決手段】受信データ長30に基づいてパラレル演算回数およびシリアル演算回数が演算回数生成部32にて生成され、これら演算回数を制御するためにパラレルイネーブル信号20またはシリアルイネーブル信号16が演算イネーブル生成部40から入力制御部14に与えられると、パラレルイネーブル信号20の入力期間に受信データ12がパラレルにて演算処理部24に入力され、シリアルイネーブル信号16の入力期間に受信データ12がシリアルにて演算処理部24に入力され、演算処理部24ではそれぞれ入力データをパラレル演算処理およびシリアル演算処理をしてその処理結果を出力26に出力する。 (もっと読む)


【課題】シンボル列の復号精度を向上させる。
【解決手段】符号化処理装置は、符号化対象シンボル列と、符号化対象シンボル列と同一の進数及び桁数によるパイロットシンボル列と、の桁毎に加算し、演算後シンボル列を生成するシンボル列加算部と、符号化対象シンボル列と演算後シンボル列とを結合して結合シンボル列を生成するシンボル列結合部と、結合シンボル列を出力する符号化シンボル列出力部と、を備え、復号化処理装置は、復号対象シンボル列を入力する復号対象シンボル列入力処理部と、復号対象シンボル列を、所定の桁数毎に分割して、複数のシンボル列を生成するシンボル列分割部と、分割されたシンボル列と、上記のパイロットシンボル列と、の間で桁毎に減算するシンボル列減算部と、減算後のシンボル列の桁毎の数値に基づいて、各桁の数値を決定する数値決定部と、決定された各桁の数値を結合して復号化シンボル列を生成する数値結合部と、を備える。 (もっと読む)


【課題】データの巡回符号演算処理において、演算対象データのデータ長情報を求めるためのバッファリングを不要とする。
【解決手段】第一排他的論理和手段53は、端数データブロックB(x)を含むMビットのデータ列と、整数倍データブロックA(x)の巡回符号R(x)との排他的論理和を計算し、第一シフト手段54は、そのデータをM−H(k)ビット下位側にシフトする。Mは並列幅であり、H(k)は端数データブロックB(x)のビット長である。R´(x)生成手段55は、そのシフト後のデータの巡回符号R´(x)を生成する。また、第二シフト手段56は、巡回符号R(x)をH(k)ビット上位側にシフトする。第二排他的論理和手段57は、巡回符号R´(x)とデータR´´(x)との排他的論理和を計算する。 (もっと読む)


【課題】大規模な記憶容量に起因して、回路規模が大きく、その結果、消費電力も大きかった。
【解決手段】誤り検出訂正回路が、ビットD0(ta)、D0(tb)及びD1(ta)、D1(tb)の比較により、ビットD0(ta)又はビットD1(ta)が誤りを含むか否かを検出し、かつ、検出された誤りを訂正する。 (もっと読む)


【課題】大規模な記憶容量に起因して、回路規模が大きく、その結果、消費電力も大きかった。
【解決手段】復号回路より回路規模が大きい畳込み復号回路は、当該復号回路が、第1、第2のシリアルデータ中に誤りを検出したときに限り、前記第1、第2のシリアルデータについての復号化及び誤り訂正を開始し、その後、当該第1、第2のシリアルデータに引き続く第3、第4のシリアルデータの受信を開始したとき、当該第3、第4のシリアルデータについての復号化及び誤り訂正を行わない。 (もっと読む)


【課題】階層的に符号化されたデータに対して統一的に任意の誤り訂正符号を付加し、スケーラビリティ機能を損なわずに高品質な階層符号化データを提供する。
【解決手段】本発明は、送信側(符号化装置)では、乱数に基づき生成した複数の疎行列からなる階層的疎行列を生成し、対象データを分割して生成した階層データと階層的疎行列との間で排他的論理和演算を行うことによりパリティデータを求め、階層データ、パリティデータ、階層的疎行列を受信側(復号装置)に送信する。受信側では、受信したデータを用いて連立方程式を解くことにより、エラー訂正・復号を行う。 (もっと読む)


【課題】 畳み込み符号化されたデータを生成する装置及び方法を提供すること。
【解決手段】 本方法は、畳み込みエンコーダを供給する。本方法は、元データを受け取り、畳み込み符号化された元データを生成する。本方法は、改訂データを受け取る。本方法は、元データと改訂データとの排他的論理和演算を行うことによってXORデータ・ストリームを生成し、畳み込みエンコーダを用いて、畳み込み符号化されたXORデータ・ストリームを形成し、畳み込み符号化されたXORデータ・ストリームと畳み込み符号化された元データとの排他的論理和演算を行い、畳み込み符号化された改訂データを生成する。 (もっと読む)


1 - 20 / 73