【課題】複素フィルタにおけるＤＣオフセットを簡単なシーケンスで精度よく補正する。
【解決手段】フィルタステージ１０１−１〜１０１−ｎは、それぞれ、同相信号チャネル上の第１のフィルタ手段１１１と、直交信号チャネル上の第２のフィルタ手段１１２と、第１のフィルタ手段１１１と第２のフィルタ手段１１２を接続し、互いに交差する２本の信号パス１１３−１および１１３−２とを含む。このうち、少なくとも１つ以上のフィルタステージ１０１−ｉは、信号パス１１３−１および１１３−２を切断するスイッチ手段１１４を含む。補正手段１０２は、スイッチ手段１１４を用いて、フィルタステージ１０１−ｉにおける第１のフィルタ手段１１１と第２のフィルタ手段１１２の直流オフセットを補正する。 （もっと読む）

【課題】バンドパスフィルタを同調させるための装置、及び方法を提供する。
【解決手段】チューナブルバンドパスフィルタは、バンドパスフィルタと、フィルタに接続された複数のスイッチとを備える。バンドパスフィルタは、複数のトランスコンダクタと複数のコンデンサとを備える。チューナブルバンドパスフィルタは、複素バンドパスフィルタ、または、複素バンドパスフィルタの中心周波数を同調させるための同調装置として設定され得る。同調装置は、少なくとも１つの同調用積分器、及び比較器を備える。同調用積分器は、少なくとも１つのトランスコンダクタ、及びコンデンサを備える。トランスコンダクタは、複数のスイッチによって複数のトランスコンダクタの中から選択され、コンデンサは、複数のスイッチによって複数のコンデンサの中から選択される。選択されたトランスコンダクタ及びコンデンサは、バンドパスフィルタの中心周波数を決定する。 （もっと読む）

【課題】消費電力を低減すること。
【解決手段】本発明のフィルタ回路は、Ｎ次のアクティブフィルタ８，９，１０と、アクティブフィルタ９を短絡するか否かを切替えるスイッチ回路１４と、このスイッチ回路１４によってアクティブフィルタ９が短絡された場合、アクティブフィルタ９を電源オフに制御する電源制御回路１５とを備える。この構成により、本発明のフィルタ回路６を搭載した受信装置において、希望周波数帯から所定範囲内の周波数帯に妨害波が存在しない場合、使用する必要のないアクティブフィルタ９の電源をオフにすることができる。その結果、フィルタ回路６の消費電力を低減することができる。 （もっと読む）

【課題】構成の簡素化が図られた、中心周波数を調整可能な帯域通過または帯域阻止フィルタ、および、フィルタ回路の中心周波数調整方法を提供する。
【解決手段】帯域通過（または帯域阻止）フィルタ回路部１００に、レベルが等しく、周波数が中心周波数の定格値ｆ₀から下方と上方とに等しく各所定値αだけ離れた異なる２種類の周波数ｆ₁およびｆ₂の各入力信号を順次供給し、該順次供給された２種類の入力信号に対応して順次出力される各出力信号のレベルＶ₁およびＶ₂を比較手段で比較し、この比較結果に応じて、制御信号生成手段１２０において帯域通過（または帯域阻止）フィルタ回路部１００の定数を切換える制御信号を生成し、レベルＶ₁およびＶ₂の差分値Ｄが零になるように調整する。 （もっと読む）

【課題】入力されるバイアス電圧と電圧信号とのうち、電圧信号を増幅することが可能な増幅器、増幅方法、およびフィルタを提供する。
【解決手段】静電容量が可変する第１可変静電容量素子と、第１可変静電容量素子と電気的に接続され、第１可変静電容量素子と逆導電型であり、静電容量が可変する第２可変静電容量素子と、第１可変静電容量素子と第２可変静電容量素子とに対してバイアス電圧と電圧信号とを選択的に入力する第１入力部とを備え、第１可変静電容量素子と第２可変静電容量素子とにバイアス電圧と電圧信号とが入力される場合は、第１可変静電容量素子と第２可変静電容量素子との静電容量を第１の値とし、第１可変静電容量素子と第２の可変静電容量素子の静電容量を、第１の値よりも小さな第２の値として電圧信号を増幅する増幅器が提供される。 （もっと読む）

【課題】入力されるバイアス電圧と電圧信号とのうち、電圧信号を増幅することが可能な増幅器、およびフィルタを提供する。
【解決手段】静電容量が可変する第１可変静電容量素子と、第１可変静電容量素子と電気的に接続され、静電容量が可変する第２可変静電容量素子と、第１可変静電容量素子と第２可変静電容量素子とに対してバイアス電圧と電圧信号とを選択的に入力する第１入力部とを備え、第１可変静電容量素子と第２可変静電容量素子とにバイアス電圧と電圧信号とが入力される場合は、第１可変静電容量素子と第２可変静電容量素子との静電容量を第１の値とし、第１可変静電容量素子と第２の可変静電容量素子の静電容量を、第１の値よりも小さな第２の値として電圧信号を増幅する増幅器が提供される。 （もっと読む）

【課題】低域成分を効率良く通過させることができ、さらに、その周波数特性を自在に変更可能な、新規かつ改良されたチャージドメインフィルタ回路を提供すること。
【解決手段】入力電圧を電流に変換して出力するトランスコンダクタ１０２、１０４、１０６、１０８と、周波数特性がＳＩＮＣ関数であるＳＩＮＣフィルタ回路１２０と、を含み、充電時間に対応するインパルス応答と、トランスコンダクタンスの重み付けに対応するインパルス応答との畳み込みを行ってインパルス応答を生成することを特徴とする、チャージドメインフィルタ回路１００が提供される。 （もっと読む）

【課題】ＯＣＤ機能を有する半導体集積回路に対して、外部伝送路のシリーズ抵抗の有無に関わらず、ＯＣＤ機能を実現する。
【解決手段】比較回路３０と、インピーダンス制御回路３２とを具備する出力インピーダンス調整回路を用いる。比較回路３０は、第１伝送路２４−３６−３９の第１出力と第１伝送路を模擬する第２伝送路４１−２５−４０の第２出力とを比較する。ここで、第１伝送路は、外部半導体集積回路２に設けられ、出力インピーダンス調整対象の第１出力回路２４を含む。第２伝送路は、設定された出力インピーダンスを有し、第１出力回路２４を模擬する第２出力回路４１を含む。インピーダンス制御回路３２は、比較回路３０の比較結果に基づいて、第１出力と第２出力とが等しくなるように、第１出力回路２４の出力インピーダンスを調整する制御信号を外部半導体集積回路２へ出力する。 （もっと読む）

【課題】 広帯域の信号を通過させた際に信号の劣化を防ぐ、チャージドメインフィルタ回路を提供する。
【解決手段】 周波数特性がＳＩＮＣ関数特性を有するＳＩＮＣフィルタ回路１４０と、ＳＩＮＣフィルタ回路１４０の後段に接続され、所定の周波数を中心周波数とする周波数特性を有するＢＰＦ１６０と、を含み、ＢＰＦ１６０は、ＳＩＮＣフィルタ回路１４０のクロックに同期して、以前のサンプリング出力の一部を現在のサンプリング出力から減算して、ＳＩＮＣフィルタ回路１４０の周波数特性を補償することを特徴とする、チャージドメインフィルタ回路１２０が提供される。 （もっと読む）

【課題】特定された周波数であるが、異なる入力位相を有する幾つかの入力信号の加重重ね合せによる制御信号に依存する位相と、特定した周波数を有する電気出力信号を発生させるに際し、その態様を特定し、それによりより高い線形性条件を充足することを可能とする。
【解決手段】各々が制御信号ｘ、ｘ＊により調節され、入力信号ｓ１、ｓ２及びｓ１＊、ｓ２＊のうちの各１つが供給される調節可能なトランスコンダクタンス段の並列スイッチングに対して位相補間を使用する。第一入力ｓ１の位相と、第二入力ｓ２の位相との間に存在しており、その第二位相が位相差分大きいものである位相Ｐを具備する出力信号ｓｏｕｔを発生する場合に、第一入力ｓ１及び第二入力ｓ２、及び２つの更なる入力信号ｓ１＊、ｓ２＊が加重した態様で重ね合わされ、後者が前者に対し位相差分の半分だけ位相シフトされている。 （もっと読む）

【課題】特性周波数の調整機能を有するフィルタに対して、高い調整精度を持ちかつ容易に低消費電流化を実現したバラツキ補正を可能にし、フィルタ調整誤差を確実に抑えることができるフィルタ自動調整回路およびフィルタ調整方法ならびに携帯電話システムを提供する。
【解決手段】基準フィルタ１０３のバラツキを検出するために、位相差検出器１０４により、基準フィルタ１０３における前後の位相差をカウンタ１０６にてカウントする際に、一種類の基準信号でなく、位相器１１０で作成した複数個の基準信号を用いてカウントし、このカウント結果から得られる信号を、主フィルタ１０９の制御信号１１６（１）〜１１６（ｎ）としてレジスタ１０８に保持することにより、主フィルタ１０３のバラツキ調整後は、フィルタ調整に関する部材のすべての動作を停止させる。 （もっと読む）

【課題】寄生容量を変化させずに出力電流を停止する。
【解決手段】所定の定電流を供給する第１（１２，１４）及び第２電流源（１１，１３）と、前記第１電流源と直列に接続され、制御電極に第１入力電圧（Ｖｉｎ−）が印加される第１トランジスタ（１８）と、前記第２電流源と直列に接続され、制御電極に第２入力電圧（Ｖｉｎ＋）が印加される第２トランジスタ（１７）とを有し、前記第１入力電圧及び前記第２入力電圧に応じて動作する差動回路と、を備え、前記第１電流源と前記第１トランジスタとの間から、前記第１電流源から供給される前記定電流と、前記第１トランジスタを流れる電流とに応じた第１出力電流（Ｉｏｕｔ＋）を出力する電圧電流変換回路であって、前記第１トランジスタの入力電極と、前記第２トランジスタの入力電極とを電気的に接続することにより前記第１出力電流を停止するスイッチ回路を、更に備える。 （もっと読む）

【課題】 能動フィルタの遮断周波数あるいは通過帯域または阻止帯域を広い範囲にわたって可変する。
【解決手段】 本発明は、ＬＣ低域通過フィルタの直列枝電流と並列枝電圧の関係を模擬する能動フィルタであって、係数回路を前置した積分回路と、抵抗値を外部から与えるディジタル信号により可変できるようにした可変抵抗回路を備える。複数の積分回路のそれぞれの前段に、等価積分時定数を拡大あるいは縮小する係数回路を前置することで、フィルタの遮断周波数を広範囲に設定可能にしたものである。この係数回路は、演算増幅器を信号減衰回路として用いて等価積分時定数を拡大し、あるいは信号増幅回路として用いて等価積分時定数を縮小する。 （もっと読む）

フィルタ（１１４、１１６）を較正することが開示される。フィルタ（１１４、１１６）は、較正中に発振器として再構成される。フィルタを再構成するスイッチ（ｓｗ１、ｓｗ２）および／または他の構成が使用されて、正のフィードバックループに対してフィルタの負のフィードバックループを再構成する。フィルタのコンポーネント（ｃ１−ｃ４）を調整して、所望のフィルタ特性に対応する発振を達成するために発振パラメータが次に測定される（１０６、３００）。 （もっと読む）

【課題】Ｇｍ−ＣフィルタのＮＦを改善するフィルタ回路を提供する。
【解決手段】第１の制御信号に応じて相互コンダクタンスが変化する少なくとも１つ以上の第１のトランスコンダクタンスアンプと第1の容量とから構成されるフィルタ部と、
前記第１の制御信号により相互コンダクタンスが制御される第２のトランスコンダクタンスアンプと、第２の制御信号により相互コンダクタンスが制御される第３のトランスコンダクタンスアンプと、前記第１および第２のトランスコンダクタンスアンプの出力および前記フィルタ部の入力に接続される第２の容量と、を有する。 （もっと読む）

【解決手段】本発明は、抵抗（１）に対する温度補償のためのアレンジメント及び方法を特定する。制御可能な抵抗値を有する電気抵抗（１）は、スイッチドキャパシタの形態を取る基準電気抵抗（２）と比較される。比較器（３）は、二つの抵抗値を互いに比較する。比較器（３）は、制御可能な電気抵抗（１）を動作させるための基礎として誤り信号を取り出す。このことは、温度的に安定した電気抵抗を作成する。この原理は、好ましくは、トランスインピーダンス増幅器において応用されうる。 （もっと読む）

【課題】 アナログ信号をデジタル信号に変換することなく、そのアナログ信号の位相を可変することができるとともに、そのアナログ信号が高周波の信号でも、そのアナログ信号の位相を可変することができるようにする。
【解決手段】 ４相の信号の中から、基準信号との位相差が９０度以内の２相の信号を選択するための位相検出回路５及びスイッチ部６と、その２相の信号のレベルをそれぞれ調整するレベル調整器７ａ，７ｂと、レベル調整後の２相の信号を合成する合成器８とを設け、その合成器８により合成された信号の位相が基準信号の位相と一致するように、そのレベル調整器７ａ，７ｂによるレベルの調整具合を制御する。 （もっと読む）

【課題】 半導体素子のノイズ測定において、ドレイン電圧Ｖｄから侵入するノイズの影響を低減することができる技術を提供する。
【解決手段】 ＭＯＳトランジスタ１１６のドレインに接続され、ＭＯＳトランジスタ１１６のドレインを流れる電流を電圧に変換するための抵抗１０３，１０４と、その電圧を増幅するオペアンプ１０１，１０２を備えており、オペアンプ１０１，１０２の電源はドレイン電位を基準に印加されることを特徴とする半導体評価装置。 （もっと読む）

【課題】
終端抵抗の抵抗値の調整誤差分が、出力電圧に影響を与えることのない終端抵抗調整回路を提供する。
【解決手段】
送信回路の出力端に接続され、供給される制御信号に応答して、前記出力端の終端抵抗値を特定する終端抵抗生成部と、前記制御信号に応答して、前記送信回路に供給される基準電流を生成する基準電流補正部とを有する終端抵抗調整回路を構成する。その終端抵抗調整回路は、さらに、外部素子の抵抗値に対応する第１基準電流を生成する第１基準電流生成部と、内部抵抗の抵抗値に対応する第２基準電流を生成する第２基準電流生成部と、前記第１基準電流と前記第２基準電流とに基づいて前記制御信号を生成する終端抵抗制御部とを具備する。 （もっと読む）

【課題】フィルタの調整に関し、高精度かつ高速の調整を実現できることを提供することを目的とするものである。
【解決手段】狭帯域バンドパスフィルタを構成するｇｍ−Ｃフィルタ４の中心周波数を目標周波数に調整する。そのため、テスト信号発生器６と、カウンタ７と、周波数検出器８と、アップダウンカウンタ９と、加算器１３と、平均化器１４と、デジタル・アナログコンバータ(ＤＡＣ)３とを設ける。調整結果判定回路１１は、毎回の調整値を判定しスイッチ１２をＯＮ／ＯＦＦすることで調整値の精度向上と調整時間の短縮を実現する。マイコンメモリ１は、調整完了時のアップダウンカウンタ９の出力値を記憶し、再調整時にはその記憶値をＤＡＣ３に与えることで調整時間を短縮する。 （もっと読む）