【課題】信号の位相を高精度に調整可能な位相調整回路、検出装置及び電子機器等を提供すること。
【解決手段】位相調整回路は、位相主調整用のローパスフィルター２１０と、位相微調整用のハイパスフィルター２３０を含む。ローパスフィルター２１０は、周波数ｆｉｎの第１の信号が入力され、その周波数ｆｉｎにおける位相遅れ角度がＸ度（Ｘ≧０）となる周波数特性を有する。ハイパスフィルター２３０は、ローパスフィルター２１０からの出力信号ＬＱに基づく第２の信号ＧＱが入力され、周波数ｆｉｎにおける位相進み角度がＹ度（Ｙ≧０）となる周波数特性を有する。Ｙ度はＸ度よりも小さい値に設定される。 （もっと読む）

【課題】ベースバンド信号をフィルタし、無線通信の信頼性を改善する技術の提供。
【解決手段】無線通信システムにおける雑音減少の為の技術として受信信号をフィルタするために制御可能な帯域幅フィルタ１２０を使用する。フィルタ１２０はベースバンド周波数で使用され、測定（ＲＳＳＩ）は受信信号強度を表し、フィルタ制御回路１４４はフィルタ１２０の帯域幅を制御する為に制御信号１４６を生成する。受信信号強度が第一の閾値を超えていれば、より広い帯域幅がフィルタ１２０の為に使用され、受信信号強度が第二の閾値以下であれば、フィルタ制御回路１４４はフィルタ１２０をより狭い帯域幅に設定する為に制御信号１４６を生成する。フィルタの帯域幅は又狭帯域干渉（妨害信号）の存在に応じて変動し、可調整遅延ユニットはフィルタの全ての可能な構成の間で一定の群遅延を保証する。 （もっと読む）

【課題】ベースバンド信号をフィルタし、無線通信の信頼性を改善する技術の提供。
【解決手段】無線通信システムにおける雑音減少の為の技術は受信信号をフィルタするために制御可能な帯域幅フィルタ１２０を使用する。フィルタ１２０はベースバンド周波数で使用され、測定（ＲＳＳＩ）は受信信号強度を表している。フィルタ制御回路１４４はフィルタ１２０の帯域幅を制御する為に制御信号１４６を生成する。受信信号強度が第一の閾値を超えていれば、より広い帯域幅がフィルタ１２０の為に使用され、受信信号強度が第二の閾値以下であれば、フィルタ制御回路１４４はフィルタ１２０をより狭い帯域幅に設定する為に制御信号１４６を生成する。フィルタの帯域幅は又狭帯域干渉（妨害信号）の存在に応じて変動する。可調整遅延ユニットはフィルタの全ての可能な構成の間で一定の群遅延を保証する。 （もっと読む）

【課題】外付けの基準抵抗と半導体集積回路に形成した抵抗の遅延量を比較して、半導体集積回路に形成した抵抗の抵抗値を補正する抵抗値補正回路を提供する。
【解決手段】半導体集積回路に形成した抵抗２９と半導体集積回路の外部に設けられた基準抵抗３３に予め設定された周期のクロック信号を入力し、抵抗２９から出力された第１の信号Ａ１と基準抵抗３３から出力された第２の信号Ａ２との遅延差を検出する遅延判定回路３と、直列接続される複数のフリップフロップにより構成されるフリップフロップ部に、遅延判定回路３で遅延差を計測開始と同時にクロック信号を入力し、フリップフロップごとに順次クロック信号を遅延させ、フリップフロップごとに遅延信号を出力し、遅延差が発生している期間に出力された遅延信号を選択して出力するばらつき検出回路と、を備える抵抗値補正回路１である。 （もっと読む）

【課題】入力信号を遅延させ出力する遅延回路において、動作時の消費電流低減をはかる。
【解決手段】遅延回路１００の端子２０２に、Ｐチャネル型ＭＯＳトランジスタ１０５を介して容量素子１０７を接続する。ＮＡＮＤ回路１０４は、入力端子が、遅延回路１００の入力端子２０１とインバータ１０３へ接続され、出力端子がＰチャネル型ＭＯＳトランジスタ１０５のゲート端子へ接続される。インバータ１０３は、入力端子が遅延回路１００の出力端子へ接続される。Ｐチャネル型ＭＯＳトランジスタ１０５は、遅延回路１００の出力信号がＬレベルからＨレベルに遷移することに応答して、端子２０２と容量素子１０７を電気的に非接続とする。 （もっと読む）

【課題】入力信号の周波数が高くなるほど出力信号の入力信号に対する相対的な位相が進行し、入力信号の周波数が低くなるほど出力信号の入力信号に対する相対的な位相差がなくなる周波数領域を使用するフィルター回路を得る。
【解決手段】抵抗とコンデンサによって構成されるフィルター回路において、入力端子Ｉと接地端子Ｇの間に第１の抵抗Ｒ１と第２の抵抗Ｒ２とコンデンサＣがこの順番で直列に接続され、第１の抵抗Ｒ１と第２の抵抗Ｒ２の接続点に出力端子Ｏが設けられており、第１の抵抗Ｒ１と第２の抵抗Ｒ２の合成抵抗値とコンデンサＣの静電容量値によって決定されるカットオフ周波数より高い周波数領域にある最大位相遅延周波数より高い周波数領域を使用することにより、入力信号の周波数が高くなるにつれて、出力信号の入力信号に対する相対的な位相の遅れが小さくなる特性を発揮するフィルター回路による。 （もっと読む）

【課題】さらに入力ノイズ耐性を有するシュミットトリガ型インバータを提供すること。
【解決手段】入力側ノードへの供給電圧が増加して第１の基準電圧に達するに従い出力側ノードから出る電圧が比較高電圧レベルから比較低電圧レベルに遷移し、入力側ノードへの供給電圧が減少して第１の基準電圧より低い第２の基準電圧まで減少するに従い出力側ノードから出る電圧が比較低電圧レベルから比較高電圧レベルに遷移するインバータと、インバータの入力側ノードに一方端が接続された第１の抵抗素子と、インバータの入力側ノードに一方端が接続された、該一方端の電圧が上昇するほどに抵抗値が減じる可変抵抗素子と、可変抵抗素子の他方端に一方端が接続された第２の抵抗素子と、ドレインが第２の抵抗素子の他方端に接続され、ゲートがインバータの出力側ノードに接続され、ソースが接地電位に接続されたｎチャネルＭＯＳトランジスタとを具備する。 （もっと読む）

【課題】映像信号多重デジタル伝送システムのケーブル長が延びたときの伝送波形を改善する。
【解決手段】一つの伝送路を時分割により、双方向にデジタル化した映像信号を送受する多重伝送装置において、送信側と受信側とにそれぞれ複数の増幅器を有し、受信側に波形等化器を有し、伝送路が長い場合は、送信側では抵抗で帰還回路を構成した電流帰還演算増幅器で高増幅度とし、受信側では、負入力の接地抵抗と、基本波周波数インピーダンスが負入力抵抗の約半分で３次高調波周波数インピーダンスが負入力抵抗の約３倍のフェライトビーズを電流帰還演算増幅器の出力と負入力間に設けた電流帰還演算増幅器とで基本波周波数以下の低周波数成分を減衰させ、３次高調波成分を増強する。伝送路が短い場合は、送信側も受信側も抵抗で帰還回路を構成した電流帰還演算増幅器で０ｄＢ（特性整合損失を除けば＋６ｄＢ）の増幅度とする。 （もっと読む）

【課題】幅のより短いパルスに対して伸長が可能なパルス伸長回路及び半導体装置を提供する。
【解決手段】それぞれのソースが定電流源２１を介して電源端子５に接続され、それぞれのドレインが定電流源２１より電流駆動能力の大きな定電流源２２を介して接地端子６に接続され、ゲートが入力端子２７に接続されたｐ‐ＭＯＳトランジスタＰ１及びゲートが出力端子２８に接続されたｐ‐ＭＯＳトランジスタＰ２と、一端がｐ‐ＭＯＳトランジスタＰ１、Ｐ２のソースと定電流源２１との間に接続され、他端が接地端子６に接続されたキャパシタＣ１と、ドレインがｐ‐ＭＯＳトランジスタＰ２のゲートに接続され、且つ定電流源２３を介して電源端子５に接続され、ソースが接地端子６に接続され、ゲートがｐ‐ＭＯＳトランジスタＰ１、Ｐ２のドレインと定電流源２２との間に接続されたｎ‐ＭＯＳトランジスタＮ１とを備える。 （もっと読む）

【課題】ＩＦ信号からベースバンド信号をより正確に再生するための新たな手法を提案すること。
【解決手段】フィルタ部のフィルタの遮断周波数に応じて周期波形の形状を変更して再生用発振信号を生成し、生成した再生用発振信号を用いてベースバンド信号を再生する。具体的には、フィルタの遮断周波数が低いほど、正の振幅から負の振幅までの正負振幅間長が長い周期波形の再生用発振信号を用いてベースバンド信号を再生する。 （もっと読む）

【課題】 アクティブフィルタにおいて、オペアンプのＧＢ積が不足していても十分な特性が得られるようにする。
【解決手段】 入力信号を抵抗器Ｒ41を通じてオペアンプＱ41Iの非反転入力端に供給するとともに、オペアンプＱ41Iの反転出力端と非反転入力端との間に、帰還用のコンデンサＣ41を接続してアクティブフィルタを構成する。コンデンサＣ41に別の抵抗器ｒ41を直列に接続する。コンデンサＣ41の値と、抵抗器ｒ41との積Ｃ41・ｒ41を、オペアンプＱ41IのＧＢ積に対して
ＧＢ＝１／（Ｃ41・ｒ41）
に設定する。 （もっと読む）

【課題】全ての周波数範囲においてＩ信号とＱ信号の位相差が一定となるように調整できる位相調整回路、その位相調整回路を備えた妨害信号除去回路、およびその妨害信号除去回路を備えた無線受信装置を提供する。
【解決手段】入力端子Ｔ１と入力端子Ｔ２からそれぞれ入力されたＩ信号とＱ信号は、加算器２１で加算され、アッテネータ２２で１／Ｘ倍に減衰される。減衰された信号は、加算器２３でＩ信号と加算されて出力端子Ｔ３より出力される。また、減衰された信号は、加算器２４でＱ信号と加算され、出力端子Ｔ４より出力される。この操作によりＩ信号とＱ信号の位相差を縮小する。位相の遅れた同相成分を位相調整に用いるため、低周波数成分側のＩ信号とＱ信号の位相差と高周波数成分側のＩ信号とＱ信号の位相差をほぼ等しく保ちながらＩ信号とＱ信号の位相を変化させることができる。 （もっと読む）

【課題】電荷蓄積用キャパシタに蓄積された情報を破壊することなく読み出すことのできるスイッチト・キャパシタ型の遅延回路を提供する。
【解決手段】遅延セル１１〜１３は、書き込み信号Ｗが入力されたときに入力端子ＩＮへ入力される電流を取り込み、その取り込んだ電流の大きさに応じた電荷をキャパシタＣ１に蓄積し、そのキャパシタＣ１の出力電圧で電流源のＮＭＯＳトランジスタＭ１の出力電流の大きさを制御し、読み出し信号Ｒが入力されたときにその出力電流を出力する。書き込み制御用のシフトレジスタ２は、遅延セル１１〜１３へ入力する書き込み信号Ｗ１〜Ｗ３を制御し、遅延セル１１〜１３への電流の取り込みタイミングを１個ずつ遅延させる。読み出し制御用のシフトレジスタ３は、遅延セル１１〜１３へ入力する読み出し信号Ｒ１〜Ｒ３を制御し、電流の取り込み終了後の遅延セル１１〜１３からの電流の出力タイミングを制御する。 （もっと読む）

【課題】短い時間で精度良くデータを記録する。
【解決手段】図１の遅延信号生成装置は、光ディスク記録装置に設けられる。検出部１０５は、第２遅延信号と第１遅延信号の遅延量の差が検出用パルス信号のパルス幅となるときの第２遅延セレクト信号を求め、その第２遅延セレクト信号に対応する出力位置と第１遅延セレクト信号に対応する出力位置との間にあるバッファの数を、検出結果として出力する。遅延量制御部１０６は、上記検出結果に基づいて、制御入力信号を求める。記録用ディレイライン１０１は、上記制御入力信号に応じた遅延量だけ記録用クロックを遅延させる。制御入力信号を求める遅延キャリブレーション動作は、記録中に行われる。 （もっと読む）

【課題】光ディスク装置のアナログフロントエンド処理において、ノイズを増加させることなく、バンドパスフィルタの位相改善を行う。
【解決手段】位相補正回路１１，１２は、トランジスタ２４，２５、抵抗２８，２９、ならびに定電流源３２からなる差動信号ＶＩＮを増幅するアンプ部と、トランジスタ２２，２３、静電容量素子２６，２７、および定電流源３０，３１からなる差動信号ＶＩＮの位相を進め、高周波帯域をブーストする位相補正部とから構成されている。差動信号ＶＩＮの位相進めは、静電容量素子２６，２７の静電容量値、またはトランジスタ２２，２３のトランジスタサイズ（ゲートサイズ）を任意に可変することにより、バンドパスフィルタ１９に入力される信号の位相が略０°となるように設定する。 （もっと読む）

【課題】精度の高い移相を行うことが可能な移相器を提供する。
【解決手段】入力信号Ｖｉｎ１と、入力信号Ｖｉｎ１の移相量を規定する第１デジタル制御信号Ｃ１［０：Ｎ−１］とが入力され、入力信号Ｖｉｎ１と、第１デジタル制御信号Ｃ１［０：Ｎ−１］に基づいて算出される乗算値とを乗算して第１出力信号を出力する第１乗算部１０４と、入力信号Ｖｉｎ１と位相が直交する直交入力信号と、移相量を規定する第２デジタル制御信号Ｃ２［０：Ｎ−１］とが入力され、直交入力信号と、第２デジタル制御信号Ｃ２［０：Ｎ−１］に基づいて算出される乗算値とを乗算して第２出力信号を出力する第２乗算部１０８と、移相量に対応する第３デジタル制御信号Ｃ３［０：１］に基づいて、第１出力信号と第２出力信号との加算、または、減算を行う加減算部１１０とを備える移相器が提供される。 （もっと読む）

【課題】低周波において９０°位相発生器で矩形波となった場合においても位相精度が良好で、広帯域で利用可能な移相器および当該移相器を具備し歪み補償機能を有する無線送信装置を提供すること。
【解決手段】移相器１００に、入力信号から９０°の位相差を持つ第１の信号および第２の信号を出力する９０°位相回路１１０と、前記第１および第２の信号をそれぞれ入力し位相制御電圧に従って出力信号の振幅および極性を制御するバランスドミキサ１２０ａ，ｂと、バランスドミキサ１２０ａ，ｂの出力信号を合成し合成信号を出力するコンバイナ１３０と、前記合成信号を増幅して出力するバッファ１５０と、コンバイナ１３０とバッファ１５０との間に設けられ前記合成信号を波形整形する波形整形フィルタ１４０とを設けた。無線通信装置に移相器１００を用いることにより、広帯域に負帰還補償が可能となる。 （もっと読む）

【課題】入力信号のうちノイズ等の無用な高周波成分を低減させながら、制御すべき周波数帯域の位相遅れが小さいフィルタ装置、及びそれを用いたフィードバック制御装置を提供することを目的とする。
【解決手段】入力信号の高周波ノイズを低減するフィルタ装置であって、入力信号を位相遅れ処理して位相遅れ信号を出力する一次遅れフィルタ部と、前記入力信号を微分処理して微分信号を出力する微分特性処理部と、前記位相遅れ信号と前記微分信号を加算して出力信号を得る加算処理部とを備えることを特徴とするフィルタ装置、及びそれを用いたフィードバック制御装置。 （もっと読む）

【課題】ドレイン・基板間の寄生容量を軽減させる。
【解決手段】充電用・放電用トランジスタとそれらのソースに接続された容量素子とを有したスイッチド・キャパシタ部を複数有し、入力信号が充電用トランジスタのドレイン各々に対して共通に入力され且つ容量素子を充電させるように接続されるとともに、放電用トランジスタのドレイン各々から容量素子を放電させて出力信号が出力されるように接続されるスイッチド・キャパシタ群と、充電用及び放電用トランジスタのゲート各々のオン・オフを制御して容量素子各々を入力信号に基づいて順次充電させるとともに、当該順次充電の際に前回充電しておいた容量素子を放電させることで出力信号を順次出力させるスイッチング制御部と、を有し、隣接する二つの前記スイッチド・キャパシタ部において、双方の充電用・放電用トランジスタ同士を隣接させ、双方の充電用・放電用トランジスタのドレインを共通させる。 （もっと読む）

【課題】 良好な波形を有する信号を生成可能な遅延回路を提供する。
【解決手段】 第１、第２ＰＭＯＳトランジスタＰ１、Ｐ２は、ゲートが第１入力端子１２、第２入力端子１４に接続される。第１ＮＭＯＳトランジスタＮ１は、ゲートが第１入力端子１２に、ドレインが第１ＰＭＯＳトランジスタＰ１のドレインに接続される。第２ＮＭＯＳトランジスタＮ２は、ゲートが第２入力端子１４に、ドレインが第２ＰＭＯＳトランジスタＰ２のドレインに接続される。第３ＮＭＯＳトランジスタＮ３は、ゲートおよびドレインが第１ＰＭＯＳトランジスタＰ１のドレインに接続され、第４ＮＭＯＳトランジスタＮ４は、ゲートおよびドレインが第２ＰＭＯＳトランジスタＰ２のドレインに接続される。第１電流源２０を、第１、第２ＰＭＯＳトランジスタＰ１、Ｐ２のソースに接続し、第２、第３電流源２２、２４を、第１、第４ＮＭＯＳトランジスタＮ１、Ｎ４のソースに接続する。 （もっと読む）