【課題】回路規模の増大を抑えＤＰＡ攻撃に対する耐性の高い暗号処理装置を提供する。
【解決手段】第１レジスタ１０３−１，第２レジスタ１０４−１の他に、第３レジスタ１０３−２，第４レジスタ１０４−２を配置し、各レジスタ１０３−１，１０３−２、１０４−１，１０４−２へのデータの取込みは同じラッチパルスＬａｔで行い、このラッチパルスＬａｔを分周する分周回路１０５を設け、第３レジスタ１０３−２，第４レジスタ１０４−２の格納データは、第１レジスタ１０３−１，第２レジスタ１０４−１へ格納される信号と、ラッチパルスＬａｔの分周信号ＤＩＶのＥＸＯＲ演算を行ったデータとし、レジスタペアの第１レジスタ１０３−１と第３レジスタ１０３−２同士、第２レジスタ１０４−１と第４レジスタ１０４−２同士のＥＸＯＲ演算を行い、全ビット一致または全ビット不一致以外の場合にリセットＲＳＴ１、ＲＳＴ２を発生し、演算結果を出力しない。 （もっと読む）

【課題】自動的な同期回復処理を高速に実行することができる自己同期型ストリーム暗号の暗号化装置等を提供することを目的とする。
【解決手段】拡大鍵を生成し、生成した拡大鍵を排他的論理演算部および非線形関数部にセットするとともに、初期値をｍｗビット分生成して、これをデータ入力端に配置されるそれぞれの排他的論理演算部にセットする。そして、ｍ段目に配置されたｎ個のレジスタからの値をフィルタ関数部に入力し、乱数列を生成するとともに、生成された乱数列と入力した平文との排他的論理和演算を行って、暗号文を生成する。さらに、各レジスタの出力値をシフトするとともに、データ入力端に配置された排他的論理演算部により生成された暗号文を入力し、これらの処理を順次繰り返し実行する。 （もっと読む）

【課題】高速処理が行え、多種の受信機器に対応する認証処理装置および認証処理方法を提供する。
【解決手段】本発明に係る認証処理装置１２０は、受信機器２００に対する認証処理に含まれる複数の認証フェーズの処理を行う回路を有する認証部１２３〜１２５と、前記複数の認証フェーズのそれぞれについて処理をするか否かを示す認証コマンドを保持するコマンドレジスタ１２８と、コマンドレジスタが保持する認証コマンドにおいて、処理をすると示される認証フェーズの処理を認証部１２３〜１２５に行わせる認証エンジン１２２とを備える。 （もっと読む）

【課題】それを用いることにより、暗号化／復号化処理と他の処理とを並列的に行うタイプのパフォーマンスの高い装置を製造することが出来る暗号化処理回路を、提供する。
【解決手段】暗号処理回路を、データに対する，処理によりデータ長が変わらない暗号化処理及び復号化処理を実行可能な暗号コア２８と、処理結果用レジスタを備えた指示受付部２６とを備え、メモリ上の，ＣＰＵにより指定されたデータに対する暗号化／処理を行うように暗号コア２８を制御し、暗号コアによる処理結果を処理結果用レジスタに記憶すべきことがＣＰＵにより指定されていた場合には、当該処理結果を処理結果用レジスタに記憶し、処理結果を処理結果用レジスタに記憶すべきことがＣＰＵにより指定されていなかった場合には、当該処理結果を，メモリの指定されている記憶領域上にＤＭＡ転送する回路として構成おく。 （もっと読む）

【課題】ＤＰＡ攻撃に対する耐性の高い暗号処理装置を提供する。
【解決手段】ラウンド演算の結果を格納するレジスタに対するデータ格納タイミングの制御を行なうクロック信号として、レジスタを構成するマスタとスレーブで別なクロック（ＣＬＫ１，ＣＬＫ２）とし、さらに、これらのクロックを、例えば発振器の出力でリタイミングして複数のタイミングを持つ複数のクロック信号の組（ＣＬＫ１−１，ＣＬＫ１−２）〜（ＣＬＫ２−ｎ，ＣＬＫ２−ｎ）として生成して、レジスタ構成回路としてのマスタおよびスレーブに選択的に供給して、異なるタイミングでのビットデータ取り込みを実現した。本構成により、消費電流の統計処理によるＤＰＡ攻撃に対する耐性の高い暗号処理装置が実現される。 （もっと読む）

【課題】暗号／復号化シリアルＡＴＡ装置、及び、方法を提供する。
【解決手段】暗号／復号化シリアルＡＴＡ装置は、メインコントローラー、ＳＡＴＡ装置プロトコルスタック、ＳＡＴＡホストプロトコルスタック、及び、暗号／復号化装置、からなる。暗号／復号化装置は、メインコントローラー、ＳＡＴＡ装置プロトコルスタック、ホストプロトコルスタック間に結合され、高速コード処理を提供する。 （もっと読む）

【課題】小さな回路規模で、複数チャネルのリアルタイムデータの暗号化処理（または復号化処理）が可能なデータ処理装置を提供する
【解決手段】各入力チャネルごとに設けられた入力バッファ１２１〜１２３に、入力されたデータをそれぞれ格納する。演算チャネル制御部１３０は、入力データセレクタ１４０を制御して、入力バッファ１２１〜１２３に格納されているデータを、時分割して演算回路１１０に対してブロック単位で入力する。演算回路１１０は、暗号鍵セレクタ１５０から与えられた暗号鍵で入力されたデータを暗号化（または復号化）して出力する。 （もっと読む）

【課題】暗号化処理とデータ転送を効率よく行うことができるＤＭＡ転送回路及びＤＭＡコントローラの提供。
【解決手段】本ＤＭＡ転送回路１３０は、データバッファ１２０と、転送先アドレスレジスタ１６０と、転送元アドレスレジスタ１７０と、転送元アドレスレジスタ値が示すアドレスから転送データを読み出して一旦データバッファ１２０に保持し、データバッファ１２０から読み出したデータを転送先アドレスレジスタ値が示すアドレスに書き込むための制御を行う制御部１１０と、所与の暗号化パラメータに基づき前記転送データの暗号化をおこなう暗号処理部１４０、１５０、１３０とを含み、前記制御部１１０は、暗号化後のデータを転送先アドレスレジスタ値が示すアドレスに書き込むための制御を行う。 （もっと読む）

【課題】ＤＰＡによる攻撃に対する対策による回路の増加を抑えつつ、安全性が保障できる暗号化／復号装置を提供する。
【解決手段】ある乱数を予め生成し供給する乱数供給部１２と、ある暗号化／復号方式で定められる演算処理を行う演算回路１１と、前記演算回路からの演算処理結果のデータと前記乱数供給部から供給される前記乱数とを排他的論理和演算する第１排他的論理和回路１３と、複数のデータ保持部３３−１、３３−２を備えており、複数のデータ保持部の一つを指定する選択信号を入力する毎に、前記第１排他的論理和回路１３からのデータを、前記選択信号に基づき選択された一のデータ保持部に書き込み保持するデータレジスタ回路１４と、前記データレジスタ回路の前記一のデータ保持部に保持されたデータと、前記乱数供給部から供給される前記乱数とを排他的論理和演算し、前記演算回路へ出力する第２排他的論理和回路１５とを備える。 （もっと読む）

【課題】 製造メーカ側に対し機密情報を秘匿でき、且つ低コストでコンテンツデータを保護できる暗号化／復号化装置、電子機器及び暗号化／復号化方法を提供する。
【解決手段】 暗号化／復号化装置１０は、第１のアルゴリズムに従ってコンテンツデータの暗号化／復号化処理を行う暗号化／復号化回路１６と、第２のアルゴリズムに従って暗号化された状態で外部メモリ２０に記憶されている暗号化／復号化処理用の暗号化／復号化情報が該外部メモリから読み出された場合に、該暗号化／復号化情報に対し前記第２のアルゴリズムに従って復号化処理を行う復号化回路１２と、復号化回路１２によって復号化された暗号化／復号化情報を記憶するメモリ１４とを含む。暗号化／復号化回路１６は、コンテンツデータに対し、メモリ１４に記憶された暗号化／復号化情報に基づいて暗号化／復号化処理を行う。 （もっと読む）

【課題】 乱数性を向上させることが可能な乱数発生装置を提供する。
【解決手段】 乱数発生装置は、回路の出力が不安定な状態であるメタステーブルにおける回路の出力に基づいて乱数データを生成する乱数生成部１と、乱数データを格納する乱数格納部４と、メタステーブルの消滅後に乱数生成部１から出力される乱数データを乱数格納部４に格納させる制御を行なう制御部５とを備える。 （もっと読む）

【課題】コンテンツとしてのストリームを高速に暗号化・復号化する。
【解決手段】コンテンツ送信装置の暗号器は、ストリーム（コンテンツ）を所定のパケット単位で並列的に暗号化する。ここで、暗号器は、入力データ蓄積部（ＦＩＦＯ）と出力データ蓄積部（ＦＩＦＯ）と、これらの間に、複数の暗号化部と、複数の暗号化部に対応してそれぞれの入力側のデータ蓄積部（ＦＩＦＯ）群および出力側のデータ蓄積部（ＦＩＦＯ）群とを備え、基準ブロック単位のデータを順次処理することで高速に暗号処理する。同様にして、コンテンツ受信装置の復号器は、受信したパケット単位の暗号化データを並列的に復号化する。 （もっと読む）

【課題】 確実に品質の保証された乱数を出力することができる乱数出力装置とその方法を提供すること。
【解決手段】 データを保持する保持手段と、前記保持手段に保持されたデータを攪拌する攪拌手段と、前記保持手段に保持されたデータの乱数としての品質を評価する品質評価手段と、前記品質評価手段による評価に応じて、データの出力を制御する出力制御手段とを備える。 （もっと読む）

【課題】処理ユニットによるフレキシビリティを持ち、かつセキュリティ強度を十分に保持することが可能な暗号化復号処理回路および暗号化復号システムを提供する。
【解決手段】暗号処理コア２１と、暗号処理コアを含めた演算を実現するための周辺論理部２２と、外部において暗号化され保持されているデータを解くための秘密鍵を複数保持する秘密鍵レジスタ２３２と、少なくとも秘密鍵によって解かれたデータを保持する内部メモリ２３１と、内部メモリ２３１の保持データと別のデータとの演算結果を保持するためのレジスタ２４１と、暗号処理コア２１と周辺論理部２２の処理対象のデータを保持する入力データレジスタ２４２と、を有し、周辺論理部２２は構成変更が可能で、秘密鍵レジスタ２３２、内部メモリ２３１、レジスタ１４１は、外部よりアクセスが不可能に形成されている。 （もっと読む）

本発明は、ラインドールブロック暗号を暗号化及び復号化するためのラウンド演算を效率よく行う演算装置を含んだラインドールブロック暗号化装置とその暗号化及び復号化方法に関する。本発明に係るラインドールブロック暗号化装置は、高速、小面積の暗号プロセッサーを要求する携帯電話やＰＤＡのような携帯電話端末またはスマートカードに搭載することにより、保安を要する重要なデータを高速で暗号化及び復号化でき、特に、１２８ビット入力データを上位６４ビットと下位６４ビットに分けて、ラウンド演算を行うようになっている。したがって、本発明は、ラインドールブロック暗号を暗号化及び復号化するのに必要な時間を減らしながら、装置の面積を減少させることができる。
（もっと読む）

【課題】ハードウェア量の削減を図ったブロック暗復号回路を提供する。
【解決手段】管理ブロック単位でデータを格納する入力バッファメモリ３１と、入力バッファメモリ３１からのデータを処理ブロック単位で格納する待機バッファ１１０と、待機バッファ１１０に格納されるデータ量を監視する待機バッファ制御部１１１と、待機バッファ１１０に格納されたデータを処理ブロック単位で暗復号化する暗復号部１２と、入力バッファメモリ３１の読み出し制御を行なうバッファメモリ制御部３０とを備え、バッファメモリ制御部３０は、待機バッファ制御部１１１から通知される管理ブロック単位内における最終の処理ブロックでの、待機バッファ１１０に格納されたデータのデータ量を利用して、次回の入力バッファメモリ３１から読み出す先頭アドレスを決定する。 （もっと読む）

一緒に加算され乗算されるべき幾つかの数字を受け取る、ｐ組のパイプライン処理された論理レジスタの対を含む乗算器−加算器を備えた少なくとも一つの計算セルと、低次及び高次に対応する少なくとも二つの出力とを備え、加算器が乗算器−加算器の二つの出力を受け、乗算器−加算器の最大周波数が加算器の最大周波数以上になるように数ｐが選択されることを特徴とする、モジュラー乗算を実行するための装置。 （もっと読む）

【課題】ＳＩＭＤ処理を用いた楕円曲線８倍化のためのシステムおよび方法を提供する。
【解決手段】一態様では、座標が（ｘ，ｙ，ｚ）である、楕円曲線上の重み付け射影点Ｐが特定される。８Ｐという値は、Ｐから、１２組の体の乗算により、ＳＩＭＤ処理を用いて計算される。体の乗算の各組は、１つから４つの体の乗算をそれぞれ含む。体の乗算の各組は、並列に、割り当てられた時間ステップに従って実行される。 （もっと読む）

【課題】ＡＥＳ方式の暗号化及び復号化における処理を、論理回路を中心とするハードウェアと、ソフトウェアに基づいて動作するマイクロプロセッサとに分担させることによって、所望の処理スループットを実現しつつ回路規模又は消費電力を低減した半導体集積回路を提供する。
【解決手段】半導体集積回路で、暗号処理において用いられる少なくとも１つの鍵及び複数の制御信号を生成するマイクロプロセッサと、複数の入力データ群と複数の帰還データ群との内の一方を選択する選択回路と、選択回路から出力される複数のデータ群を格納する格納回路と、前処理として複数の帰還データ群を生成して帰還ループに供給すると共に、その後、複数の帰還データ群を順次用いて行った演算結果を変換テーブルを参照して変換することにより複数の入力データ群に対して暗号化又は復号化処理を施す論理回路とを具備する。 （もっと読む）

【課題】
簡易な構成でありながら、一段と乱数性の高い乱数を生成し得る信号処理装置を実現する。
【解決手段】
シリアルバス２２を介して不揮発性メモリ２１への空読みを行ってからフリーランカウンタ２０ｃのカウンタ値を取得することにより、シリアルバス２２の処理時間のゆらぎをこのカウンタ値に反映させて不定なカウンタ値を得ることができると共に、この不定なカウンタ値をｓｅｅｄとして擬似乱数を生成することにより、一段と乱数性の高い乱数を生成することができ、また多くの一般的なデータ処理回路に実装されるバスと、バスの処理時間のゆらぎよりもカウント周期の短いカウンタとを実装するだけでよいため、別途ＲＴＣを実装する場合と比して、構成を簡略化することができ、かくして、簡易な構成でありながら、一段と乱数性の高い乱数を生成することができる。 （もっと読む）