【課題】データ処理装置を提供する。
【解決手段】データ処理装置は、直列接続された複数のシフトレジスタを含む擬似乱数発生器と、複数のシフトレジスタから最後のシフトレジスタを除いた残りのシフトレジスタのうちの何れか１つから出力される擬似乱数シーケンスを受信し、該受信された擬似乱数シーケンスを用いて第１データを第２データに変換する変換回路と、を含む。 （もっと読む）

【課題】高性能な乱数を生成することができ、予測困難性を向上できる半導体記憶装置を提供する。
【解決手段】実施形態によれば、半導体記憶装置は、複数のメモリセルＭＣが配置されるメモリセルアレイ１１と、乱数（Random number）を発生させる乱数発生回路１６と、メモリセルアレイ１１および乱数発生回路１６を制御するコントローラ１９とを少なくとも具備する。乱数発生回路１６は、生成した制御パラメータ（Read voltage parameter）によりメモリセルＭＣを読み出した結果にもとづく乱数パラメータ（PRESET）を生成する乱数制御回路１６２と、乱数パラメータ（PRESET）をシード値として用いて乱数（Random number）を発生させる擬似乱数生成回路１６１とを備える。 （もっと読む）

【課題】ダイナミック・リコンフィギュラブル・ＬＳＩ等のプログラマブル・ロジック・デバイスにおいて、算術論理演算以外の演算であるデータの並べ替えや適切なビット配置等の処理を行う場合においても、演算器を使用するために回路規模が大きくなる。
【解決手段】プログラマブル・ロジック・デバイス１０１は、各々外部からの設定によって毎サイクル機能変更が可能であり、かつ６４ビットの入力信号を任意の順番に並べ替えて６４ビット信号を出力することが可能な第１の並べ替えセル１０４を複数内蔵する。 （もっと読む）

【課題】タイムライン・アラインメントを利用するＤＰＡ攻撃を妨ぐ方法を実現する。
【解決手段】装置のＤＰＡ攻撃を防ぐ方法は、少なくとも１つのルックアップ・テーブル・アドレスを判定するのに必要な時間量をランダムに変更する工程と、少なくとも１つのルックアップ・テーブル１０７の１つのアクセスと別のルックアップ・テーブルの後のアクセスとの間で生じる時間量をランダムに変更する工程を挿入し、攻撃者が暗号化を解読するために実施しなくてはならない漏洩情報の時間的なアラインメントを実施不可能にする。 （もっと読む）

【課題】初期化処理を従来よりも効率化し、さらに安全で高速な、ビット単位の演算を行なう。
【解決手段】フィードバックレジスタあるいはフィードバックレジスタと並列に設けられた動的線形フィードバックシフトレジスタのいずれかが初期鍵を読み込み、他方が初期ベクトルを読み込む。次に、フィードバックレジスタが出力ビットを入力にフィードバックしてデータの攪拌処理を行い、動的線形フィードバックシフトレジスタが出力ビットを入力にフィードバックしてデータの攪拌処理を行う。そして、フィードバックレジスタからのビット入力により、動的線形フィードバックシフトレジスタに出力するクロックビットを用いて前記動的線形フィードバックシフトレジスタがデータの攪拌処理を行う。 （もっと読む）

【課題】メモリ装置に記憶された情報の機密性を高めることが可能な技術を提供する。
【解決手段】メモリコントローラは、所定タイミングごとに、情報の暗復号化に用いる鍵情報を新たに生成する鍵生成部１１２と、メモリ装置２０に出力する情報を情報に基づいて暗号化するとともに、メモリ装置２０から入力される暗号化された情報を鍵情報に基づいて復号化するデータ変換回路１１３とを備え、データ変換回路１１３では、鍵生成部１１２によって新たな鍵情報が生成される度に、当該新たな鍵情報を鍵情報とする鍵情報の更新が行われる。 （もっと読む）

【課題】効率的な処理を実現しながら、安全性に関しても乱数性と周期性を保証し、かつ、数学的に安全性の証明可能な、ストリーム暗号方式に対応した擬似乱数を生成する。
【解決手段】順序攪拌部１０３が、各線形フィードバックシフトレジスタ１０１からのビット列を結合するとともに、ビット列の順序を線形フィードバックシフトレジスタ１０２からの出力値に基づいて攪拌し、順序攪拌後のビット列に対して、数学的に安全性が証明可能な非線形変換部１０４が更に攪拌することで、次に生成される擬似乱数を推定することが困難であり、かつ周期が大きく、数学的に安全性の証明可能な擬似乱数を生成する。 （もっと読む）

【課題】ＦＯ関数及びＦＬ関数の演算において、ＦＯ関数の演算結果を格納する中間レジスタを不要にする暗号処理装置を提供する。
【解決手段】２Ｎビットの入力と第１拡大鍵とに基づいてＦＬ関数の演算を行って２Ｎビットの出力を生成するＦＬ関数演算部と、Ｎビットの入力と第２拡大鍵と第３拡大鍵とに基づいてＦＩ関数の部分関数の演算を行ってＮビットの出力を生成する部分関数演算部と、部分演算部の出力を記憶するＮビットの中間レジスタと、ＦＬ関数演算部の出力に基づくデータを記憶することができる２Ｎビットの第１データレジスタと、ＦＬ関数がＦＯ関数の演算結果を用いる第１ケースにおいて、部分関数演算部に部分関数の演算を６サイクル行わせ、中間レジスタの出力をＦＬ関数演算部へ入力し、ＦＬ関数演算部の出力に基づくデータを第１データレジスタへ記憶させる制御部とを有する。 （もっと読む）

【課題】簡単な構成で長周期のＧＯＬＤ擬似乱数を生成させる。
【解決手段】Ｍ系列擬似乱数生成回路１０Ａ，２０Ａと、それらＭ系列擬似乱数生成回路１０Ａ，２０Ａが生成するＭ系列擬似乱数の間の排他的論理和演算を行ってＧＯＬＤ系列擬似乱数を生成する排他的論理和演算回路ＸＯＲ３０とからなる、ＧＯＬＤ系列擬似乱数生成回路である。Ｍ系列擬似乱数生成回路１０Ａ，２０Ａは、その少なくとも一方が、互いに異なる複数のフィードバック回路と、該複数のフィードバック回路のうちから１つを選択するセレクタとを有し、該セレクタによる選択に応じて互いに異なる複数のＭ系列擬似乱数を生成する。 （もっと読む）

【課題】ＳＨＡ−１及びＳＨＡ−２５６を選択的に使用すること、低電力及び低面積の最適化されたハッシュ暗号装置及び方法を提供する。
【解決手段】ハッシュ暗号装置は、ＳＨＡ−１ハッシュ演算及びＳＨＡ−２５６ハッシュ演算を全て提供することができる構造を有し、１つのメモリ、１つの第１レジスタ、１つの排他的論理和演算器、及び１つの論理和演算器を利用して、ＳＨＡ−１ハッシュ演算時に複数の第１ラウンドに対応する複数の第１メッセージデータを生成し、ＳＨＡ−２５６ハッシュ演算時に複数の第２ラウンドに対応する複数の第２メッセージデータを生成して、ＳＨＡ−１ハッシュ演算時に複数の第１メッセージデータを利用してＳＨＡ−１ハッシュ演算によるメッセージダイジェストを算出し、ＳＨＡ−２５６ハッシュ演算時に複数の第２メッセージデータを利用してＳＨＡ−２５６ハッシュ演算によるメッセージダイジェストを算出する。 （もっと読む）

【課題】現実的なプログラムサイズで入力における誤りと出力における誤りとを統計的に無相関にすることのできるシンボル変換手法を得る。
【解決手段】入力シンボル列を線形変換して入力シンボル列よりも要素数の少ない出力シンボル列を出力する装置であって、入力シンボル列と変換行列の積を出力する線形変換部と、変換行列を線形変換部に提供するフィルタ生成部１２０と、を備え、フィルタ生成部１２０は、変換行列の少なくとも１つ以上の列ベクトルが、少なくとも２つ以上の０でない要素をもつ行列を提供する。 （もっと読む）

【課題】本発明はＳＨＡアルゴリズム基盤のメッセージスケジュール演算方法、メッセージ圧縮演算方法及びこれを行う暗号装置に関するものである。
【解決手段】本発明はメッセージスケジュール演算を行う時、１つの加算器を利用して順次にメッセージスケジュール演算を行う。また、メッセージスケジュールを演算する時に入力される演算データを貯蔵するメモリを１７番目ラウンドからはメッセージスケジュール演算によって生成される中間データを貯蔵するために使用する。さらに、本発明はメッセージ圧縮演算を行う時にも１つの加算器を利用して順次にメッセージ圧縮演算を行う。 （もっと読む）

【課題】剰余乗算器の演算ビット数の２倍を超えるビット数のデータに対する剰余乗算の演算効率を向上させることができるデータ処理装置を提供する。
【解決手段】演算部（３１０）により剰余乗算の演算処理を再帰的に複数回繰り返してｗビットの剰余乗算の剰余と商から、２ｗビットの剰余乗算の商と剰余を計算するとき、先の剰余乗算の演算処理で求めたｗビットの剰余乗算の剰余と商を、次の剰余乗算の演算処理に振り分ける制御を制御部（３２０）が行う。これにより、先の剰余乗算の演算処理がｗビットの剰余乗算の剰余だけを求める演算アルゴリズムに比べ、再帰的に行われる後の演算に必要な前の演算処理の商を新たに演算することを要しない。剰余乗算ユニットの演算ビット数の２の倍数のビット数のデータに対する剰余乗算の演算効率を向上させることができる。 （もっと読む）

【課題】解析困難性を高めた安全性の高いハッシュ値生成を行うデータ変換装置を実現する。
【解決手段】入力データに対するデータ攪拌処理を実行する攪拌処理部と、データ変換処理対象データであるメッセージデータを分割した分割データを含む入力データに対するデータ圧縮処理を実行する圧縮処理部を有する。複数段の圧縮処理部の一部は、攪拌処理部の出力と、メッセージデータの分割データの双方を入力してデータ圧縮処理を実行する。複数ラウンドの圧縮処理ラウンドの少なくとも一定タイミング毎に攪拌処理を実行させる構成としたので、解析困難性を高めた安全性の高いハッシュ値生成を行うデータ変換装置が実現される。 （もっと読む）

【課題】表示装置に最適な乱数発生回路を実現する。
【解決手段】表示装置は表示パネルと、制御回路と、乱数発生回路とを備え、乱数発生回路は複数のシフトレジスタと、出力回路と、初期値を保持するレジスタとからなり、複数の初期値を備えることで乱数のランダム性を向上させる。また、複数のシフトレジスタからそれぞれ異なる乱数を出力させることが可能なことから、出力回路にて周波数を増加させて出力することが可能となる。また、デジタル信号の反転数を抑えるノイズコントロール信号を付加して液晶表示装置から発生する電磁波ノイズを低減する。また、出力回路の出力段に特定の周波数帯域の信号を減衰させるフィルタ回路を設けて表示装置から発生する電磁波ノイズを低減する。 （もっと読む）

【課題】安全なインターネット取引を構築する方法を提供する。
【解決手段】該方法は、安全なウェブ・サイトによって生成されたフォームに記入するため、クライアント・デバイスにユーザ識別名（ユーザＩＤ）およびユーザ・パスワードを受信するステップと、ユーザのインターネット・プロトコル（ＩＰ）アドレスを、該ユーザが本人証明しようとする安全なウェブ・サイトに維持されている、別のパスワードに連結するステップと、該連結されたユーザＩＰおよび別のパスワードを暗号化してインターネット・プロトコル・パスワード（ＩＰＰＷ）を形成するステップであって、上記暗号化は、所定のサイクル・カウントを使い、クライアント・デバイスの線形帰還シフト・レジスタ（ＬＦＳＲ）を用いて実行される、該形成するステップと、ＩＰＰＷ、所定のサイクル・カウント、およびユーザＩＤから成るトランザクションを構築するステップと、該トランザクションおよびフォームをネットワーク経由で該安全なウェブ・サイトに向け送信するステップと、を含み、該安全なウェブ・サイトは、上記に応えて、ＩＰＰＷを解読し、解読されたＩＰＰＷのＩＰ部分が、該ユーザのＩＰアドレスと等しいかどうかを判定する。 （もっと読む）

【課題】符号化・復号回路の動作時のエラー検出を確実に行い、かつ回路規模と動作速度に対するペナルティを軽微なものとする回路構成を提供すること。
【解決手段】あるステージにおいて符号化処理が実行されている時、その１つ前段のステージでは、直前のサイクルにおける符号化処理の検証としての復号処理が並行して実行される。復号されたデータは、直前のサイクルにおいて符号化の対象となったデータと比較されて、一致しているかどうかが調べられる。その次のサイクルでは、当該ステージにおいて先に符号化されたデータが復号され、符号化される前のデータと一致しているかどうかが調べられる。並行して、先に符号化されたデータに対して次段のステージで符号化処理が進められ、前段のステージには新たなデータが入力されて符号化処理が行われる。 （もっと読む）

【課題】擬似乱数生成装置によって生成される擬似乱数の乱数性を高める。
【解決手段】擬似乱数生成装置１は、擬似乱数生成回路３０−１〜３０−４と、初段３０−１に接続されたデータ生成回路２０とを備える。各擬似乱数生成回路は、Ｎビットの入力データＤｉｎの入力端子と、Ｎビットレジスタと、Ｎビットレジスタからの出力データＤｏｕｔの出力端子と、Ｎビットレジスタの出力から入力へのフィードバック経路に設けられる変調回路とを備える。変調回路は、上記Ｄｉｎを用いてＮビットレジスタからのＤＲｏｕｔを変調することによって、Ｎビットレジスタに入力されるＤＲｉｎを生成する。データ生成回路２０は、複数のクロック信号ＣＬＫ１，ＣＬＫ３，ＣＬＫ４のそれぞれのカウント値に基づいてＮビットの乱数データＤｒｎｄを生成し、そのＤｒｎｄを初段の擬似乱数生成回路３０−１に対するＤｉｎとして出力する。 （もっと読む）

【課題】暗号化強度の低下を抑制しつつ、暗号化／復号化の処理速度を向上することができる暗号処理装置を提供する。
【解決手段】暗号化対象データである平文をパイプライン暗号化演算部２０の段数と同数に等分してデータ群を構成すると共に、各データ群をＡＥＳ規格に基づき１２８ビットの平文ブロックに分割して、平文ブロックＮと平文ブロックＮ＋１とをパイプライン暗号化演算部２０の段数分以上離れるタイミング規則でＸＯＲ演算部２１に連続的に入力する。ＸＯＲ演算部２１では順次入力される平文ブロックＮ＋１とパイプライン暗号化演算部２０から出力された暗号文ブロックＮ'とを演算し、パイプライン暗号化演算部２０ではその演算結果に対する暗号演算をパイプライン構造で接続された複数段の暗号化演算部により並列に実行してパイプライン処理を行う。 （もっと読む）

【課題】記録すべきデータの暗号化を容易とするスクランブラ及び，これを適用した磁気記憶装置を提供する。
【解決手段】記憶装置におけるデータの暗号化のためのスクランブラであって，複数段のシフトレジスタと，一の生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路と，前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され，少なくとも前記一の生成多項式が任意の生成多項式であり，前記複数段のシフトレジスタの初期値として，前記記憶装置を識別するドライブ番号の２進化数が設定される。 （もっと読む）