図５に示すような、位相ロックループと可変周波数分割器（５６０）とを備えた、周波数を発振する装置が示されている。可変周波数分割器（５６０）は、第１の周波数の信号をある分割比で分割して第２の周波数(Ｆｏｕｔ）の信号を発生し、この周波数分割は、位相／周波数検出器（５１０）へ入力される参照周波数クロック入力（Ｆｒｅｆ）とフィードバック周波数の信号入力との比較に基づいて行われる。チャージポンプ（５２０）およびループフィルタ（５３０）が、第２の周波数の信号（３５５）を分割して正しいフィードバック周波数の実現を可能にする分割器（５５０）とともに示されている。ＶＣＯ（５４０）には、選択されるキャパシタを備える共振回路と、動作周波数を設定する制御電圧と、適当な利得のための能動回路(３２０)とが内在する。
（もっと読む）

【課題】 ビデオをオーディオによりよく同期化すること。
【解決手段】 オーディオ／ビデオストリームを再生する時に、多くの再生デバイスは、エンコードに使用されたオーディオクロックおよびビデオクロックの再作成を試みる。そのようなクロックを再作成するのに通常使用される手段の１つに、位相ロックループ（ＰＬＬ）回路の使用が含まれる。オーディオとビデオは、同期化されたままにならなければならない。しかし、多くの適度なコストのＰＬＬは、エンコーディングに使用された正確なビデオクロックを再作成することができない。オーディオへのビデオの同期化は、再作成されるビデオを定義する範囲（または他の変数）の１つまたは複数を調整することによって解決することができる。ビデオの範囲（または他の変数）を変更することによって、ＰＬＬの出力周波数を実施できる値に調整できるようになる。 （もっと読む）

【課題】基準クロック信号が途絶えた場合の動作を実現する構成が、その基準クロック信号の周波数に依存しない信号発生装置を提供する。
【解決手段】第１の位相比較器２２は、基準クロック信号と電圧制御発振器１２が出力する信号との位相関係に基づく信号ＰＤ１を出力する。第２の位相比較器２４は、自走クロック発生器が出力する信号と電圧制御発振器１２が出力する信号との位相関係に基づく信号ＰＤ２を出力する。外部／自走切り換えスイッチ６０は、ＰＤ１とＰＤ２のいずれかを選択して、ループフィルタ１４に入力する。 （もっと読む）

【課題】 周波数比較と位相比較を常時並行して行い、位相比較時の電圧制御発振器のゲインを小さく設計できると共に、位相同期のためのＰＬＬの応答性も速く設計することができ、外部の温度変動や電源電圧変動が起こった場合でも周波数比較側の電圧調整で対応できるクロックデータリカバリ回路を得る。
【解決手段】 周波数比較用のループと位相比較用のループが存在し、周波数引き込み時と位相比較時で切り替えを行う。電圧制御発振器ＶＣＯの制御電圧が第１制御電圧ＶＣＯＩＮ１及び第２制御電圧ＶＣＯＩＮ２の２系統存在し、第１制御電圧ＶＣＯＩＮ１及び第２制御電圧ＶＣＯＩＮ２によって電圧制御発振器ＶＣＯの発振周波数を調整する。また、第１制御電圧ＶＣＯＩＮ１電圧がＶＣＣ／２になるように第２制御電圧ＶＣＯＩＮ２を演算増幅器ＡＭＰで負帰還をかけて調整するようにした。 （もっと読む）

【課題】送信信号の隣接チャネル漏洩電力特性の劣化が少なく良好な隣接チャネル漏洩電力特性をもった無線通信機を提供することにある。
【解決手段】受信モードのときに所定の条件下で行われるＡＦＣ動作が完了した後、第二の基準周波数信号を第一の基準周波数信号に同期させるように形成された基準発振ＰＬＬ回路と、該同期したときに、該基準発振ＰＬＬ回路から得られた制御電圧を一時記憶し、該一時記憶した時点で基準発振ＰＬＬ回路のループを切り離し、該一時記憶した制御電圧を読み出して、第二の基準発振器に印加させることによって、送信モードにおいて低域周波数変調された第一の基準発振器の出力である第一の基準周波数信号に第二の基準発振器が影響されないで、第二の基準周波数信号をＡＦＣ動作後の第一の基準周波数信号に同期させた状態とするように形成された制御回路とを備える。 （もっと読む）

【課題】
【解決手段】バーストモード受信器は、入来信号を受信するデジタル位相検出器を含む。前記受信器はまた、前記デジタル位相検出器からのパルス信号を受信して、前記入来クロック位相と前記ローカル生成ロック位相を比較して前記電荷ポンプを制御する電荷ポンプと、前記電荷ポンプからの電荷値を受信し、制御信号を生成するループフィルタと、前記制御信号を受信し、回復されたクロックを生成し、前記回復されたクロックをデジタル位相検出器に供給するローカルクロック生成器とを含む。 （もっと読む）

デュアルモジュラス分周器を有する位相スイッチングデュアルモジュラスプリスケーラがもたらされる。前記分周器は第一及び第二の２分周回路(A;B)を有しており、前記第二の２分周回路（Ｂ）は、前記第一の２分周回路（Ａ）の出力部に結合され、少なくとも前記第二の２分周回路（Ｂ）は各々９０度で分離される四つの位相出力を有している。位相選択ユニット (PSU)が、第二の２分周回路（Ｂ）の四つの位相出力（I_p, I_n, Q_p, Q_n； INi, INni, INq, INnq）の一つを選択するためにもたらされる。更に、位相制御ユニットが、制御信号（C0, NC0; C1, NC1; C2, NC2）を位相選択ユニットに供給するためにもたらされ、位相選択ユニットPSUは、制御信号（C0, NC0; C1, NC1; C2, NC2）による四つの位相出力（I_p, I_n, Q_p, Q_n; INi, INni, INq, INnq）の選択を実行する。直接論理に基づく位相制御ユニット（PSU）の実現により、より高い速度が可能になり、チップ上の面積が節減される。
（もっと読む）

【課題】より適切なゲイン調整を可能とする電圧制御発振器を提供する。
【解決手段】電流源１１２は、第１の入力端子ａへの入力電圧に応じて第１の電流を出力すると共に、入力電圧に対する第１の電流の変化量の変更制御が可能に設定される。第２の電流源１１４は、第２の入力端子ｂへの入力電圧に応じて第２の電流を出力すると共に、入力電圧に対する第２の電流の変化量の変更制御が可能に設定される。制御電圧発生回路１１６では、第１及び第２の電流を合成した合成電流に基づいて制御電圧を出力する。そしてリングオシレータ１１８では、この制御電圧に応じた周波数の出力パルスを発振する。 （もっと読む）

【課題】 高度の安定性を有する基準クロック信号を発生するための回路を必要とせず、従って、動作安定性がそのような回路の安定性によって影響されることのない、電圧制御発振器（ＶＣＯ）の自走周波数の自動調整機能を有するＰＬＬ回路を提供する。
【解決手段】 ＰＬＬ回路２０では、位相比較器２６の比較結果信号が所定レベルにある期間中にＶＣＯ２２が出力するパルス信号のパルス数をカウントし、そのカウント値に基づいて、マイクロコンピュータ３２がディジタルデータを更新する。ＤＡＣ３６がそのディジタルデータに対応したアナログ信号を発生する。このアナログ信号と、位相比較器の比較結果信号をローパスフィルタ２８で平滑化した信号とを、結合器３０で加え合わせ、その加え合わせた信号をＶＣＯの周波数制御信号とすることで、ＶＣＯの自走周波数が自動調整されるようにした。 （もっと読む）

【課題】 従来よりも回路規模の小さい簡単な回路構成で、ＶＣＯのゲインを高くせずに広い出力周波数帯域を有することによって外来ノイズの影響を受けにくいＰＬＬ回路を得る。
【解決手段】 所望の出力周波数Ｆｏの信号を第１ＶＣＯ１４から出力する主ＰＬＬ回路部２と、該主ＰＬＬ回路部２の第１ＶＣＯ１４の発振周波数を制御する第１制御電圧ＶＣＯＩＮ１及び第２制御電圧ＶＣＯＩＮ２の内、第２制御電圧ＶＣＯＩＮ２を出力周波数Ｆｏに応じて自動調整する副ＰＬＬ回路部３といった２つのＰＬＬ回路を備えると共に、副ＰＬＬ回路部３の発振周波数を設定する第２プログラマブルカウンタ２１の分周比を、第１プログラマブルカウンタ１１に設定された分周比に応じて設定するようにした。 （もっと読む）