【課題】安定性の高いバンバンＣＤＲループを提供すること。
【解決手段】本発明によるクロックデータリカバリループ（３０）は、非線形（例えば、バンバン）位相検出器（３１１）、チャージポンプ（３１）、ＲＣループフィルタ（３２）、および、信号生成器（例えば、電圧制御発振器（ＶＣＯ）（３３））を含む。データ速度が遅いときは、ループ（３０）はチャージポンプ（３１）と、安定な二次挙動を示すループフィルタ（３２）とともに、動作され得る。このとき、ループフィルタ（３２）の抵抗器Ｒは比例経路として機能する。また、別途の比例経路（３１２）も提供され、ＶＣＯ（３３）の制御入力に位相検出器（３１１）の出力を直接提供する。その間、ループフィルタ（３２）の抵抗器Ｒもバイパスされる。データ速度の増加が、三次の影響を生じさせるとき、別途の比例経路（３１２）が二次挙動を維持するように活性化され得る。 （もっと読む）

本発明は、クライアント信号クロックを復元するためのシステム、装置、および方法を提供する。本発明は、入力基準クロックにおける突然の変化を補償するために、ＰＬＬシステムのフィードバックにおいて位相シフト要素を提供することによって、クロック信号内のジッターをさらに効果的に除去することができる。ＰＬＬシステムは、対応する調整カウント数に依存せず、クライアントクロック信号を抽出するので、さまざまなペイロードタイプに適応することができるように、柔軟なクロック復元を提供する。
（もっと読む）

【課題】
出力周波数の可変範囲の変動を低減し、性能の劣化を抑止できるデジタル制御発振器を提供すること。
【解決手段】
本発明にかかるデジタル制御発振器は、制御電流Ｉ１及び制御電流Ｉ２を生成するＰＬＬ１００ａ，１００ｂと、制御電流Ｉ１及び制御電流Ｉ２を参照し、入力されるデジタルの制御データＤＦを、制御電流Ｉ１から制御電流Ｉ２までを範囲とするアナログの制御電流Ｉｄａｃに変換する変換回路１０と、制御電流Ｉｄａｃに応じた周波数のクロックを出力するＣＣＯ１１１と、を有するものである。 （もっと読む）

【課題】 位相誤差を小さくでき、かつ高周波ジッタ成分および低周波ワンダ成分を同時に抑圧することができる回路、制御システム、ＩＣ、送受信装置、制御方法およびプログラムを提供する。
【解決手段】 高周波ジッタ抑圧部であるＰＬＬ１部１００と、低周波ワンダ抑圧部であるＰＬＬ２部２００と、再生クロック部であるＰＬＬ３部３００をマルチループ・シンセサイザ構成とする。 （もっと読む）

【課題】冗長構成されたシステムクロック装置100に関し、クロック切替時に発生するクロック間の位相差に起因する位相飛びを無くす。
【解決手段】シンセサイザ44が、周波数設定値Δφ1に基づいて、入力された第１基準クロック701を、周波数の異なる第２基準クロック703を出力し、分周器41が、冗長構成された他方の系から入力された第１クロック704を第２基準クロック702(703)の周波数となるように分周して、第２クロック705を出力し、位相比較器42が、第２基準クロック703と第２クロック705との位相差を検出し、第２クロック705の位相に第２基準クロック703の位相を合わせて該位相差を減ずる方向の周波数設定値Δφをシンセサイザに与え、スイッチ30が、第１基準クロック701が正常なとき、第２基準クロック703を選択し、異常のとき、第２クロック705を選択して出力する。 （もっと読む）

【課題】 簡単な構成で高逓倍能力を持ち、高速応答を実現したクロック生成回路を備えた半導体集積回路装置を提供する。
【解決手段】 遅延回路の各段遅延信号をゲート手段で選択し初段側に帰還してリングオシレータを構成する。デコーダにより１つのゲート手段の選択信号を形成して上記ゲート手段を制御する。基準周波数信号の１周期間での上記リングオシレータの発振出力のカウンタ出力とＸ倍指定値との比較結果により第１レジスタで上記デコーダの入力信号を形成する。第１動作モードで上記制御回路の代表比較結果に対応してバイナリスキャンにより上記入力信号を形成する。第２動作モードでは、上記比較結果により上記入力信号に対して＋１又は−１とする。 （もっと読む）

第１の位相ロックループ（ＰＬＬ）回路（３０１）は、発振器３０３からのタイミング基準信号を受信するための入力と、発振器出力信号を供給する制御可能発振器回路（８０５）と、複数係数フィードバック分周器回路（８０９）とを含む。第２の制御ループ回路は、選択回路８５３を介して選択可能に結合されて、デジタル制御値（Ｍ）を第１のループ回路の複数係数フィードバック分周器回路に供給することにより発振器出力信号を制御する。第２の制御ループが結合されて制御値をフィードバック分周器回路に供給する間、制御値は、発振器出力信号と、分周器回路（３３５）において第２の制御ループ回路に結合される基準信号との間の検出された差に従って定められる。第２の制御ループ回路が第１のＰＬＬ回路を制御するように結合されていない間、第１のＰＬＬ回路はデジタル制御値を受信して、フィードバック分周器の分周比率を制御する。デジタル制御値は、不揮発性記憶装置（３１７）に記憶される記憶制御値に少なくとも部分的に従って定められ、記憶制御値は発振器出力信号の所望の周波数に対応する。
（もっと読む）

【課題】 本発明は、高周波出力を安定化させる高周波発生装置を提供する。
【解決手段】 高周波発振源１と、この高周波発振源の出力信号に基づく高周波出力電力を検出する高周波出力電力検出部４とを備え、前記高周波出力電力検出部から得られた高周波出力電力検出信号とローカル発振器２２より発振されたローカル発振信号に基づいてフィードバック制御をかけるフィードバック制御回路を備えた高周波発生装置であって、前記ローカル発振器は、第二の高周波発振源１３と、この高周波発振源の出力信号に基づく高周波出力電力を検出する第二の高周波出力電力検出部１５とを備えてあることを特徴とする高周波発生装置。 （もっと読む）

【課題】 ＴＤＭＡ／ＴＤＤのスロット可変型通信における周波数の変動を防止する。
【解決手段】 ２系統のＰＬＬ回路をそれぞれ有する第１の集積回路（40a）および第２の集積回路（40b）と、基準発振回路（30）と、２系統の周波数帯域の信号を出力する出力回路（50,60）とを備える。互いに同一系統となる２つの第１ＰＬＬ回路（70A,70B）は、該各ＰＬＬ回路をフレーム期間中の異なるタイムスロットにて動作させるための制御信号が供給される信号線（70AC,70BC）と出力回路とに接続される。第１の集積回路の第２ＰＬＬ回路（80A）は、該ＰＬＬ回路を上記タイムスロットの双方にて動作させるための制御信号が供給される信号線（80AC）と出力回路とに接続される。第２の集積回路の第２ＰＬＬ回路（80B）は、出力回路には接続されず、第１の集積回路のＰＬＬ回路が接続された信号線（70AC,80AC）のうちのいずれかと接続される。 （もっと読む）

【課題】 媒体の傷等の影響を受けず、変調マークに左右されずに安定に高速にPLLを引き込むことが可能な位相周波数検出回路およびＰＬＬを提供することにある。
【解決手段】 再生信号に基づいて再生クロック信号を生成する回路において、前記再生クロック信号を生成する電圧制御発振器と、前記再生クロックから前記所定周期の信号を発生する第１の周期発生器と前記第１の周期発生器とは位相が異なり、前記再生クロックから前記所定周期の信号を発生する第２の周期発生器と、前記再生信号と前記第１の周期発生器の出力とを乗算する第１の乗算器と、前記再生信号と前記第２の周期発生器の出力とを乗算する第２の乗算器と、前記第１の乗算器の出力と第２の乗算器の出力に応じて前記電圧制御発振器の制御電圧を制御するＰＬＬ。 （もっと読む）

【課題】 受信の途中でＰＧＡのゲインの切替えを行なってもＰＬＬ回路の周波数変動を所定の時間内に収束させることができるとともに、送信時の位相雑音特性および送信スペクトラム特性が所定の条件を満足することができる通信用半導体集積回路（高周波ＩＣ）を提供する。
【解決手段】 位相変調および振幅変調された受信信号を受信するモードと位相変調のみされた受信信号を受信するモードとで動作可能な通信用半導体集積回路（高周波ＩＣ）において、ＰＬＬ回路のループフィルタ（６３４）の周波数帯域を、受信モードでは大きく、送信モードでは小さくなるように切り替え設定するようにした。 （もっと読む）

【課題】９０゜位相差が生成できているかどうかを検証しながら出力し、従来回路で必要であったリミッティングアンプは必要とせず、入力信号の周波数が変わってもある程度の周波数範囲であれば９０゜位相差を確保することのできる９０゜位相差発生回路を提供する。
【解決手段】請求項１に記載の９０゜位相差発生回路では、
入力信号から９０゜位相差を持った第１および第２の出力信号を発生させる９０゜位相差発生回路において、位相調整感度に比例して入力信号の位相を遅らせる可変移相器と、
前記第１と第２の出力信号について９０゜位相差からのずれを位相差検出感度に比例した誤差電圧信号として出力する位相比較器と、この位相比較器の出力を積分して前記可変移相器の移相量を調整する帰還回路を備える。 （もっと読む）

【課題】複数のシリアル伝送チャネルで使用するクロックの同期をとる際に、ＰＬＬ回路から各ＣＤＲ回路に供給されるクロック配線のレイアウト上の制約を無くし、ジッタの発生の少ない半導体集積回路を提供する。
【解決手段】
半導体集積回路は、位相周波数比較回路とループフィルタと発振回路とを有し、リファレンスクロックに同期した発振出力信号を生成するＰＬＬ回路と、発振出力信号とシリアルデータとの位相を調整する複数のＣＤＲ回路とを備え、ＰＬＬ回路はループフィルタから出力された発振回路の発振周波数を制御する電圧を電流に変換し、変換後の電流をこれら複数のＣＤＲ回路に分配する。 （もっと読む）

入力データ速度の２分の１（すなわちハーフレートのクロック）に等しいクロック速度で動作するクロックリカバリ回路および高速位相検出器回路が提示される。クロックリカバリ回路は二重入力ラッチを用いて、ハーフレートのクロック信号の立ち上がりエッジおよび立下りエッジの双方で入力シリアルデータをサンプリングして、等価の最高データ速度のクロックリカバリを与える。クロックリカバリ回路は、入力シリアルデータビットの中心におけるハーフレートのクロック遷移を維持するように機能する。クロックリカバリ回路は、位相検出器、チャージポンプ、制御された発振モジュールおよびフィードバックモジュールを含む。位相検出器は、チャージポンプへの入力データ信号における位相およびデータの遷移に関する情報を生成する。一般的に、回路は遅延の影響を受けず、互いに対してずらされた位相および遷移情報を受信する。高速位相検出器回路は、入力シリアルデータからの位相情報および遷移情報を与える。高速位相検出器回路は、ハーフレートのクロックの立ち上がりエッジおよび立下りエッジの双方での入力シリアルデータをサンプリングして、等価の最高データ速度サンプリングを与える。高速位相検出器回路は、位相情報および遷移情報の間で遅延を生じる。位相情報は第１のビット周期で生成され、遷移情報は第１のビット周期に対する第２のビット周期で生成される。
（もっと読む）

【課題】複数回の周波数変換を行う通信装置において、周波数変換に用いる局部発振器の数を削減する。
【解決手段】送信系において、第1の周波数シンセサイザ51では、基準信号と帰還ループにより帰還された第1の出力信号(F4)との位相差に応じて該基準信号と同期した該第1の出力信号(F4)を出力し、第2の周波数シンセサイザ52では、該第1の出力信号(F4)と帰還ループにより帰還された第2の出力信号(F5)との位相差に応じて該第1の出力信号(F4)と同期した該第2の出力信号(F5)を出力する。そして、第1の周波数変換器1では、入力される第1の周波数信号(F1)を該第1の出力信号(F4)の周波数に従って第2の周波数信号(F2)に変換し、第2の周波数変換器2では、該第2の周波数信号(F2)を該第2の出力信号(F5)の周波数に従って第3の周波数信号(F3)に変換して送信する。 （もっと読む）

【課題】 位相同期の高速な収束動作を維持しつつ、低雑音となる位相同期ループ形周波数シンセサイザを得る。
【解決手段】 加算器７は、第１の電圧制御発振器４への制御信号として、局部発振源２０の設定信号を用いる。局部発振源２０は、第２の基準信号を生成する第２の基準発振源１１と、局部発振信号を生成する第２の電圧制御発振器１４と、局部発振信号を周波数分周し第２の同期信号を出力する第２の可変分周器１５と、第２の基準信号と第２の同期信号を入力とし、第２の位相比較信号を出力する第２の位相比較器１２と、第２の位相比較信号を平滑して第２の電圧制御発振器１４と加算器７に出力する第２のループフィルタ１３とで構成される。 （もっと読む）

周波数比較器は、基準クロックおよび出力クロックの周波数を比較し、周波数比較信号を出力する。周波数可変回路は、直列接続された複数の反転回路を有する遅延回路と第１選択回路とから構成される。第１選択回路は、奇数番目の反転回路から出力される奇数出力信号のいずれかを周波数比較信号に応じて選択し、帰還信号として遅延回路の入力に帰還させる。位相比較器は、基準クロックおよび出力クロックの位相を比較し、位相比較信号を出力する。第２選択回路は、奇数出力信号のいずれかを位相比較信号に応じて選択し、出力クロックとして出力する。周波数可変回路は、帰還ループを構成する反転回路の接続段数を調整することで、出力クロックの周波数を変更する可変発振器として機能する。遅延回路は、出力クロックの周波数調整および位相調整の両方に共通して用いられる。このため、回路規模を低減できる。
（もっと読む）

【課題】スプレッドスペクトルクロック生成器（ＳＳＣＧ）及びスプレッドスペクトルクロック（ＳＳＣ）信号を生成する方法を提供する。
【解決手段】第１フィードバック信号の平均周波数と受信された比較周波数信号との差に基づくか、第２フィードバック信号と比較周波数信号との総位相変化量に基づいて所定の変調電圧信号を出力する制御部、受信された既存周波数信号及び受信された第２フィードバック信号の機能で第１制御電圧を生成するサブシステムを備えるＳＳＣＧである。合算部は、第１制御電圧信号と変調電圧信号とを合算して第２制御電圧信号を生成し、電圧制御オシレータは、第２制御電圧信号に基づいてＳＳＣ信号を生成する。 （もっと読む）

【課題】低コストで実現可能な光ポンプ周波数標準器を提供する。
【解決手段】安定化された周波数信号を生成するための装置(20)を開示する。装置(20)は、第１、第２、及び第３のエネルギー状態を有する量子吸収器(13)を備える。量子吸収器(13)は、周波数ν_Ｌの電磁放射を生成する第１の放射源(21)によって照射される。この電磁放射は第１と第３のエネルギー状態間の遷移を誘起する。量子吸収器(13)は、周波数ν_Ｍの電磁放射を生成する第２の放射源(18)によっても照射される。この電磁放射は、第１と第２のエネルギー状態間の遷移を誘起する。量子吸収器(13)から出る、ν_Ｌを含む周波数範囲内の放射レベルを示す検出器信号を生成する検出器が複数のサーボループによって使用される。サーボループの１つが、検出器信号を最小化または最大化するν_Ｌの値を決定し、他の１つのサーボループ(31)が、第１の放射源(21)の強度に対するν_Ｍの依存度を低減するオフセット信号を決定する。 （もっと読む）

【課題】 メインＶＣＯにおいてデータとの位相同期を瞬時に行なうことができるタイミング抽出回路を提供する。
【解決手段】 バーストデータからタイミングを抽出する回路において、データとの同期をとるメインＶＣＯ１の発振周波数とメインＶＣＯ１への制御信号を生成するサブＶＣＯ２の発振周波数とを周波数比較器４を用いて比較し、周波数差に応じた制御信号１２を用いて両発振周波数を自動的に一致させるフィードバックループを設けることで、バーストデータに対して瞬時に応答することを可能とする。 （もっと読む）