説明

Fターム[5J500AH10]の内容

増幅器一般 (93,357) | 回路素子 (16,323) | 半導体素子 (6,058) | FET (3,573) | MOSFET、MISFET(絶縁ゲート形電界効果トランジスタ) (1,872)

Fターム[5J500AH10]に分類される特許

1,861 - 1,872 / 1,872


本発明は、増幅の必要がないくらい十分に大きな値のΔVbeを供給するように適合された、したがって、オフセット成分が生じないバンドギャップ電圧基準回路を抵抗する。本発明では、トランジスタの3つのペアの積層された配列を使用することで、回路内の複数の抵抗器に対する要件を低減するので、抵抗器の整合および値による誤差を最小にすることができる。電圧曲率(curvature)を低減するための内蔵回路は、低いオフセット感度を有する回路と、曲率(curvature)補正が提供されるという効果を備えて提供される。
(もっと読む)


レプリカバイアス電圧調整回路(100)が局部的な正のフィードバックを介して高周波数応答を与え、かつ負のフィードバックループを介して低周波数応答を与える。電圧調整回路(100)の電流コンベアー器(106)は出力電圧(Vload)をしてレプリカ電圧(Vrep)に実質的に従わせる。演算増幅器(102)が基準電圧(Vrep)とレプリカ電圧(Vrep)との比較に基づいて電流コンベアー器(104)に供給される電流を制御することにより負のフィードバックが与えられる。
(もっと読む)


第1電流がエミッタに流れるようにされた第1トランジスタと、上記第1トランジスタよりも大きな電流密度となるような第2電流がエミッタに流れるようにされた第2トランジスタとのベース,エミッタ間の電圧差を第1抵抗に流して定電流を形成し、それと直列にして第2抵抗を回路の接地電位側に設け、上記第1トランジスタと第2トランジスタのコレクタと電源電圧との間に第3抵抗と第4抵抗とを設け、上記第1と第2トランジスタの両コレクタ電圧とCMOS構成の差動増幅回路に供給して、出力出力電圧を形成するとともに、かかる出力電圧を上記第1トランジスタと第2トランジスタのベースに共通に供給する。 (もっと読む)


光受信用前置増幅器は、反転増幅器1と、反転増幅器1の入出力端子間に接続された電流電圧変換素子2とを備えている。反転増幅器1は、反転増幅器1の入力端子Inにゲートが接続された第1のトランジスタ3と、第1のトランジスタ3のドレインにソースが接続され且つゲートに所定の電圧Vbが与えられた第2のトランジスタ4と、第2のトランジスタ4のドレインに接続された負荷5とを有する。反転増幅器1の入力端子Inと第2のトランジスタ4のソースとの間に第3のトランジスタ6が接続されている。 (もっと読む)


電気回路が形成されているウェハ上にアクティブ・バイアス(10)が形成され、電気回路に追加的に印加される入力信号に印加されるバイアス電圧(Vout)を生成する。具体的には、アクティブ・バイアス(10)は、少なくとも1つのトランジスタを備え、電気回路に影響を及ぼすウェハ・ロット変動がアクティブ・バイアスの特性に対し相応して影響を及ぼすように、電気回路を形成するトランジスタ(10)と同型であることが好ましい。アクティブ・バイアス(10)は、ドレインが電気回路の出力に電気的に接続された1つの電界効果トランジスタ(10)を備える。加えて、ドレインはトランジスタのゲートに電気的に接続される。この点において、トランジスタ(10)を流れる電流は、トランジスタ(10)のドレインおよびトランジスタのゲートにそれぞれ電圧(Vout)を生成する。この電圧(Vout)は次いで、電気回路にバイアス電圧として印加される。この回路で、トランジスタ(10)を流れる電流はウェハ・ロット変動のため変動し、その結果、電気回路に印加されるバイアス電圧(Vout)が相応して変化する。アクティブ・バイアス(10)はさらに追加トランジスタを備えることができ、各トランジスタ(10)のチャネルは他のトランジスタのゲートに電気的に接続される。この点において、トランジスタを流れる電流は、トランジスタが流れる電流を過度に増減させるのを防止するために相互に調整される。
(もっと読む)


基準入力(vi)に基づいてパルス変調信号を生成するためのパルス変調器とパルス変調信号を増幅するよう構成されたスイッチング電力段と電源電圧変化を補償するよう構成された制御システムとを含む少なくとも1つのパルス変調増幅器(1)と、各増幅器に駆動電圧(Vs)を供給する電圧源(2)とから構成される電力変換システムであって、前記電圧源(2)は、前記入力基準(vi)が供給され、入力基準(vi)の増幅された絶対値に追従する第1駆動電圧成分(Vs)を供給するよう構成されている。本発明によるパルスエリア変調は、PAM信号の平均振幅が小さくなる場合に、結果として効率の改善が得られ、同時にEMIのレベルが確実に低減されることになる。 (もっと読む)


本発明は低消費電力型の電圧増幅器に関する。本増幅器は、トランジスタ(M1)、トランジスタ(M1)のドレインに電力を供給する第一の電流源(I1)、トランジスタ(M1)のソースを充電する第二の電流源(I0)を備え、第一の電流源(I1)の出力電流と第二の電流源(I0)の出力電流の値はほぼ同じである。更に、本増幅器は、トランジスタ(M1)のドレインに接続する第一のキャパシタ(C1)、及びトランジスタ(M1)のソースに接続する第二のキャパシタ(C0)を備える。電流源(I1)と第一の電界効果トランジスタ(M1)の間に、第一の電界効果トランジスタの形式と逆形式の追加的電界効果トランジスタ(M3)が挿入される。本発明は、X線又はγ線検出器の電圧増幅に特に適している。 (もっと読む)


入力信号を受信するための第1の差動入力を有するNMOSトランジスタ・ダブレットと入力信号を受信するための第2の差動入力を有するPMOSトランジスタ・ダブレットとを有する入力ステージ(61)を備える装置(80)。この装置(80)は、さらに、アナログ入力信号を受信し、アナログ入力信号を第1の差動入力または第2の差動入力に選択的に向けるための切換え手段を備える。この手段は、NMOSトランジスタ・ダブレットの相互コンダクタンスとPMOSトランジスタ・ダブレットの相互コンダクタンスとの比が一定に保たれるように、切換え信号(φ,φバー)によって制御される。
(もっと読む)


従来の電力増幅技術は、かなりのチップ面積を使用し、より高い製造費用および大きなパッケージ面積を伴う多重集積回路技術を用いている。新しい構造が提示され、そこではいくつかの検知信号および制御信号が用いられて、集積半導体電源増幅に伴う基本的な性能指数についての精密で著しい制御を提供する。これらの検知信号および制御信号がどこにかつどのように用いられるかは、最も製造し易くかつ最も経済的な集積増幅器を達成するために決定的である。本発明の第1の実施の形態によると、3段階電力増幅用集積回路に係る二重のフィードバック低電力調整回路が提供されている。本発明の第2の実施の形態によると、3段階電力増幅集積回路に係る低RF出力信号電力調整を行う電流源フィードバック回路が提供されている。本発明の第3の実施の形態によれば、3段階電力増幅集積回路に係る集積対数電流検出回路の形態の検出回路が提供されている。本発明の3つの実施の形態では先行技術の限界を乗り越えて利益がある。 (もっと読む)


本明細書の開示はRF出力半導体デバイスに関する。本明細書に開示の一実施形態において、RF出力プラスチック半導体デバイス(10)は、半導体(RF)デバイス(12)、RFデバイスに電気的に接続されている低温同時焼成セラミックス(LTCC)インピーダンスマッチング構造体(14)、並びにRFデバイス及びインピーダンスマッチング構造体の上方に形成されているプラスチックパッケージ本体(22)を備える。LTCCインピーダンスマッチング構造体は、インピーダンスマッチング構造体の主要本体部分の上方に位置する金属化層(28,36)と、金属化層上のパッシベーション層(44)からなる。パッシベーション層により、金属化層に対するプラスチックパッケージ本体の金型成形コンパウンドの結合強度が増大する。LTCCインピーダンスマッチング構造体とRFデバイスとの間に電気的な相互接続部が形成されるように、金属化層のうちの一部はパッシベーション層を通じて露出される。好適には、本明細書に開示の実施形態によるRF出力プラスチックパッケージは、従来のRF出力プラスチックパッケージの終端インピーダンスの約2倍以上の終端インピーダンスを示す。
(もっと読む)


ジャイレータ・フィルタなどのトランスコンダクタ回路は、平衡型AB級トランスコンダクタ、コンデンサ、およびそのトライオード領域で動作するMOSトランジスタによって形成された浮遊MOS抵抗の構成を備える。フィルタの同調は、共通供給レール電圧(Vdda)を変化させることによってもたらされる。MOS抵抗の抵抗値がトランスコンダクタのトランスコンダクタンス値(−G)の変化を追従することを可能にするために、回路は条件R=1/Gを提供する。回路は、AB級トランスコンダクタの同相電圧(Vcm)からオフセットされた電圧(Vcm−ΔV)を発生させる手段(102)を含む。オフセット電圧は、トランスコンダクタンス(−G)を有するAB級トランスコンダクタ(108)とMOS抵抗をエミュレートするMOSトランジスタ(110)のソース−ドレイン経路との並列構成に供給される。この並列構成の電流出力I=ΔV(G−1/R)は積分され、MOSトランジスタ(110)のゲート電極へ制御電圧(cntrl)として出力される。ループ作用によって制御電圧が調整され、その結果、R=1/Gのときに生じるI=0でループは安定し、この制御電圧は浮遊MOS抵抗にも供給される。
(もっと読む)


【課題】 固体撮像装置を用いたシステムにおける小型軽量化及び低消費電力化を図ることが可能な信号処理回路を提供する。
【解決手段】 固体撮像装置12から出力されたアナログ映像信号のフィードスルーレベルVfとデータレベルVdとの差分を取ってノイズ成分を除去した差分信号を生成し、可変容量素子22の容量値及び可変容量素子24の容量値の容量比に応じた利得でその差分信号を可変に増幅するので、極めて簡単な回路構成で従来例と同様の機能を具備し、小型軽量化及び低消費電力化を図ることができる。 (もっと読む)


1,861 - 1,872 / 1,872