【課題】低ノイズ特性を持つプリアンプ回路を提供すること
【解決手段】プリアンプ回路は、ソースフォロアとして機能するＰＭＯＳトランジスタＭ１Ａ及びＭ１Ｂを備える。さらにプリアンプ回路は、差動増幅器として対となって機能するＰＭＯＳトランジスタＭ２Ａ及びＭ２Ｂを備える。Ｍ１ＡのゲートとＭ２Ｂのゲートとが、可変容量Ｃ２を介して接続される。Ｍ１ＢのゲートとＭ２Ａのゲートとが、可変容量Ｃ１を介して接続される。Ｍ１Ａのソースと、Ｍ２Ａのドレインと、が接続される。Ｍ１Ｂのソースと、Ｍ２Ｂのドレインと、が接続される。Ｍ２Ａのソースと、Ｍ２Ｂのソースと、が接続される。 （もっと読む）

【課題】２つ以上の送信周波数を使用する金属検出システムを提供する。
【解決手段】少なくとも２つの送信周波数グループから選択される送信周波数を有する送信信号を生成する送信装置３と接続される送信コイル４と、受信装置５に含まれる少なくとも１つの増幅装置１４，１５の信号入力へ出力信号を提供し、出力信号が、システムが平衡状態にあるように相互に相殺する第１及び第２の受信コイル６，７とを備えた、平衡コイルシステムを含む金属検出システム１を作動させる。制御装置１６が、少なくとも１つの増幅装置１４，１５の信号入力と接続される少なくとも１つの制御可能インピーダンス装置１２，１３の制御入力に提供される制御信号を送信装置３の送信周波数に従って生成し、送信周波数が増減されるとき、インピーダンス値が増減されるような方法で制御信号が、制御可能インピーダンス装置１２，１３のインピーダンス値を制御する。 （もっと読む）

【課題】製造及び動作が簡単で、大きい帯域幅で動作することができる、プログラマブルデバイスを提供する。
【解決手段】積分器は、第１の電圧供給端子と第２の電圧供給端子との間に直列接続された、一対のｐチャネルトランジスタ、一対の可変抵抗手段、および一対のｎチャネルトランジスタを備える。ｐチャネルトランジスタのドレインが可変抵抗手段のドレインに電流を供給し、可変抵抗手段のソースがｎチャネルトランジスタのドレインに電流を供給する。ｐチャネルトランジスタのゲートは、可変抵抗手段において反対側のトランジスタのドレインに対し、フィードフォワード形態で接続されてもよい。一対のｎチャネルトランジスタのゲートに印加された相補的な入力信号によって駆動された積分器は、ｐチャネルトランジスタと可変抵抗手段との間のノードに相補的な出力を生成する。 （もっと読む）

【課題】利得制御信号の分配配線を簡素化し、回路の高周波化・広帯域化を実現し、負方向の利得可変幅を増大させる。
【解決手段】利得可変回路は、入力信号Ｉｎを増幅する可変利得増幅器（ＶＧＡ）１と、ＶＧＡ１の出力信号Ｏｕｔ１を増幅する固定利得増幅器（Ａｍｐ）２と、Ａｍｐ２の出力信号Ｏｕｔ２の振幅を検出して、検出した振幅と予め設定された振幅設定値とが等しくなるようにＶＧＡ１の利得を制御する自動利得調整回路（ＡＧＣ）３とを備える。ＶＧＡ１は、ギルバートセル型の可変利得増幅器である。 （もっと読む）

【課題】信号の広帯域化を図る。
【解決手段】入力信号に対し、それぞれ所望の減衰量を設定可能なゲイン切り替え部ＧＣｋ（ｋ＝１〜ｎ、ｎは２以上の整数）と、ゲイン切り替え部ＧＣｋの出力をそれぞれ入力に接続し、出力を共通に接続する入力差動対ＴＸｋと、それぞれのゲイン切り替え部ＧＣｋの減衰量及びそれぞれの入力差動対ＴＸｋの活性化を制御するスイッチ制御回路１０３と、を備え、ゲイン切り替え部ＧＣｋは、入力信号を一端に受け、他端を入力差動対ＴＸｋの入力端に接続する抵抗素子ＲＰｋＡと、スイッチ制御回路１０３によってオンオフが制御されるスイッチ素子ＳＷＰｋｊ（ｊ＝１〜ｍ、ｍは２以上の整数）と、一端を抵抗素子ＲＰｋＡの他端に接続し、他端をそれぞれスイッチ素子ＳＷＰｋｊを介して基準電圧ＶＲＥＦに接続する抵抗素子群ＰＲｋと、を備える。 （もっと読む）

【課題】入力段差動増幅回路を停止させることなくフィードスルーの抑制が可能なサンプルホールド回路を提供する。
【解決手段】入力差動対１０は、差動信号である入力信号ＩＮ、ＩＮＢを所定の増幅率で増幅する。ホールド回路２０は、入力差動対１０の一方の出力端に接続され、サンプリングクロック信号に基づいて、サンプル動作と、ホールド動作とを行う。出力バッファ３０は、ホールド回路２０の出力をバッファリングする。補正回路４０は、ホールド動作時に、ホールド回路２０で生じるフィードスルーと逆相のフィードスルーを発生する。補正回路は、発生したフィードスルーを、出力バッファ３０の出力に加える。 （もっと読む）

【課題】非直線性誤差が少なく広帯域であって、自在にゲインの切り替えを行うことができる差動増幅器を提供する。
【解決手段】差動増幅器１は一対の入力信号が入力されて、その差分に応じた差分を有する一対の信号を出力する入力回路（Ｑ１，Ｑ２、Ｑ５，Ｑ６、ＲＥ１，ＲＥ２）と、入力回路から出力される一対の信号を用いて入力回路で生ずる歪みを補償する補償回路（Ｑ３，Ｑ４）とを含む入力部１１と、入力回路に対して行われる補償回路の歪み補償によって歪みが補償されるとともに入力回路から出力される一対の信号を増幅する複数の増幅回路１２ａ，１２ｂを含む出力部１２と、複数の増幅回路１２ａ，１２ｂのうち、動作状態にする増幅回路と非動作状態にする増幅回路との切り替え制御を行う制御回路２０とを備える。 （もっと読む）

【課題】回路面積を小さく抑えたまま、入力が開放された状態にあっても、出力からの出力信号の発振の防止が図られたカレントモードロジックバッファ回路を提供する。
【解決手段】ゲートに差動信号の入力を受けドレインから差動信号を出力する一対のＭＯＳトランジスタ１及びＭＯＳトランジスタ２と、ＭＯＳトランジスタ２のソースに一端が接続された抵抗１５と、ＭＯＳトランジスタ１のソースに直接に接続されるとともに抵抗１５の他端にドレインが接続されたＭＯＳトランジスタ３とを備えた。 （もっと読む）

【課題】回路面積の増加を抑制しつつ、出力電圧バラツキを低減できる演算増幅回路を提供する。
【解決手段】本発明に係る演算増幅回路１２２Ａは差動増幅部３１を含む。差動増幅部３１は、第１差動対を形成する差動トランジスタ１００及び差動トランジスタ１０１と、第１差動対に電流を供給する電流源トランジスタ１０２とを含む。演算増幅回路１２２Ａは、さらに、差動トランジスタ１００及び差動トランジスタ１０１の少なくとも一方と、電流源トランジスタ１０２のドレインとの間に接続された可変抵抗素子２１を備える。可変抵抗素子２１は、第１端子及び第２端子と、直列に接続された複数の電流電圧変換器４１と、第１端子と第２端子との間に接続される直列に接続された複数の電流電圧変換器４１の段数を変更することにより、第１端子と第２端子との間の抵抗値を変更する補正電圧選択回路５１とを備える。 （もっと読む）

【課題】低電源電圧下においても、半導体集積回路上での面積および消費電力の増大を抑えつつ、高域での利得のピーキングの傾きを急峻化する。
【解決手段】Ｐ型電界効果トランジスタＭ１のソースを電源電位ＶＤＤに接続し、Ｐ型電界効果トランジスタＭ１のドレインを出力端子ｏｕｔに接続し、Ｎ型電界効果トランジスタＭ２のドレインを電源電位ＶＤＤに接続し、Ｎ型電界効果トランジスタＭ２のソースを電流源ＩＢを介して接地電位に接続し、Ｐ型電界効果トランジスタＭ１のゲートをＮ型電界効果トランジスタＭ２のソースに接続し、Ｎ型電界効果トランジスタＭ２のゲートを抵抗素子Ｒｐを介してＰ型電界効果トランジスタＭ１のドレインに接続する。 （もっと読む）

【課題】 ０でない差動信号が長時間印加されると、差動入力信号が入力される一対のトランジスタの自己発熱がアンバランスになり、オフセット電圧が発生してしまうという課題を解決する。
【解決手段】 差動入力信号が入力される第１のエミッタフォロアと、前記差動入力信号に関連する差動信号が逆極性で入力される差動対を直列に接続し、この第１のエミッタフォロアの出力をメインアンプで増幅して出力するようにした。特定の式を満足するように回路定数が設定すると、自己発熱によるオフセット電圧を０にすることができる。 （もっと読む）

【課題】 差動入力信号の電圧範囲に依存しない電圧範囲で出力信号を出力することができる簡易な回路構成の差動増幅回路を提供すること。
【解決手段】 差動増幅回路１は、差動入力電圧が入力される第１差動対をなすＮＭＯＳトランジスタＮ１、Ｎ２と、ＮＭＯＳトランジスタＮ１、Ｎ２のドレイン端子間Ｘ１、Ｘ２と接続する抵抗素子Ｒａと、ドレイン端子Ｘ１、Ｘ２が、入力端子に接続されるオペアンプＯＰと、オペアンプＯＰの出力電圧および基準電圧が入力される第２差動対をなすＮＭＯＳトランジスタＮ３、Ｎ４とを備えている。第１差動対のドレイン端子および第２差動対のドレイン端子はそれぞれ接続されている。 （もっと読む）

【課題】大きな入力電圧において出力信号の歪が少く、かつ高速動作が可能なこと。
【解決手段】ベース端子に入力信号が印加されると共にコレクタ端子が出力端とされる一対の第１エミッタフォロワ・トランジスタと、ベース端子が第１エミッタフォロワ・トランジスタのエミッタ端子にそれぞれ接続される一対の第２エミッタフォロワ・トランジスタと、ベース端子が第２エミッタフォロワ・トランジスタのエミッタ端子にたすきがけ接続されると共にコレクタ端子が第１エミッタフォロワ・トランジスタのエミッタ端子にそれぞれ接続される一対の増幅トランジスタと、一端が増幅トランジスタのエミッタ端子にそれぞれ接続される一対のエミッタ抵抗と、該エミッタ抵抗の他端に共通接続される第１バイアス電流設定回路と、第２エミッタフォロワ・トランジスタのエミッタ端子にそれぞれ接続される一対の第２バイアス電流設定回路とを具備する。 （もっと読む）

【課題】良好な応答性を得ることができ、差動入力信号が入力されていない場合に正相出力信号と逆相出力信号のＤＣ出力レベルが等しくなるのを防ぐことができるリミッタアンプ回路を得る。
【解決手段】差動増幅回路１１は、正相入力信号と逆相入力信号とからなる差動入力信号を増幅する。差動増幅回路１２は、差動増幅回路１１の差動出力信号を増幅する。第１のオフセット調整回路１４は、正相入力信号の直流成分と逆相入力信号の直流成分との電圧差に応じて差動増幅回路１１の差動出力信号のＤＣオフセット電圧を調整する。第２のオフセット調整回路１８は、差動増幅回路１２の差動出力信号の一方の信号の直流成分と基準電圧ＲＥＦとの電圧差に応じて差動増幅回路１２の差動出力信号のＤＣオフセット電圧を調整する。 （もっと読む）

【課題】 温度変動やプロセスのバラツキによる動作点及び特性の変動を抑えることが可能なカスコード増幅器を実現する。
【解決手段】 カスコード増幅器において、前段増幅回路の差動出力を増幅して出力するカスコード増幅回路と、バイアス電流に基づきカスコード増幅回路にバイアス電圧を供給すると共にバイアス電流及び前段増幅回路のバイアス電流を加算してカスコード電圧を決定しカスコード増幅回路のカスコードトランジスタのベースに印加するバイアス回路とを設ける。 （もっと読む）

【課題】増幅装置及び信号の増幅方法を提供する。
【解決手段】増幅装置は、信号入力（３１）と、帰還入力（３２）と、信号出力（３３）とを備えた増幅器（３）を有する。第１の結合路（ＦＢ１）は、第１のインピーダンス素子（Ｒ１）を備え、帰還入力（３２）を信号出力（３３）に接続する。第２の結合路（ＦＢ２）は、直列に接続したフィルタ装置（４）と、バッファ回路（５）と、第２のインピーダンス素子（Ｒ２）を有し、帰還入力（３２）を信号出力（３３）または信号入力（３１）に接続する。 （もっと読む）

【課題】発振動作を起こしにくい。
【解決手段】アンプユニットＡ１は、２つの入力端子２０，２１から入力された電圧信号を増幅するとともに、電流信号に変換して出力する。アンプユニットＡ２は、入力と出力とが帰還抵抗Ｒ５，Ｒ６を介して接続されることにより、電流信号として入力された入力信号を、電圧信号に変換して２つの出力端子２２，２３へ出力する。アンプユニットＡ１は、カレントミラー回路ＣＭ１によって電流源ＣＳ１からミラーされた電流を動作電流として供給される。アンプユニットＡ２は、カレントミラー回路ＣＭ２によって電流源ＣＳ２からミラーされた電流を動作電流として供給される。 （もっと読む）

【課題】製造ばらつきによってオフセット電圧の分解能が影響されず、温度変化や経時変化にも影響を受けないオフセット調整回路を有する差動増幅回路及びその差動増幅回路を使用した充電制御装置を得る。
【解決手段】製造ばらつきによって、調整抵抗を構成する抵抗Ｒ１〜Ｒ４の抵抗値が変動しても、バイアス電流源２が該変動を補正するようにバイアス電流ｉ３を変動させるため、調整抵抗における電圧降下は常に一定となり、測定したオフセット電圧Ｖｏｆに最も近いオフセット補正電圧Ｖａｄｊを設定することができ、更に、差動増幅回路１が作動中の温度変化に応じて調整抵抗が変化した場合や、経年変化で調整抵抗の抵抗値が変化した場合でも、バイアス電流生成用抵抗Ｒｂも同様に変化をするため、オフセット補正電圧Ｖａｄｊの変動を抑制することができるようにした。 （もっと読む）

モード選択増幅器回路は、入力信号Ａ、Ｂ及びＣを受けるように結合された多重差動増幅器回路を有する。各差動増幅器回路は、出力モードを表す信号出力を発生するために選択的に動作可能であり、各差動増幅器回路の出力モードは、信号入力の代数的組合せであるＡ−Ｃ、Ｂ−Ｃ、Ａ−Ｂ及び（Ａ＋Ｂ）／２−Ｃの１つから選択される。モード選択増幅器回路は、信号取込みプローブにて利用可能であり、種々の信号出力モードを測定試験機器に供給する。
（もっと読む）

【課題】 低電源電圧化で困難となる、帯域とダイナミックレンジの両立を実現する。
【解決手段】 光信号を受信して電流信号に変換する光電流変換回路（ＰＤ）の出力電流信号を受け、電圧信号に変換する電流電圧変換回路１０を持ち、その後段に使用される差動回路５０に電流源として抵抗を用いて、回路内部の動作電位の設定を容易にする。これによる、差動回路５０の出力波形の非対称性の影響を回避するため、差動回路５０の他方の入力に用いるリファレンス電位を、電流電圧変換回路１０の出力電圧信号から回路６０で生成する構成をとる。 （もっと読む）