直流信号および交流信号を電気的に絶縁して送信するための、構成および方法。同じ唯一使用可能な直流絶縁チャネルを使用して、これらの信号を両方向に送信することができる。本構成は、第１の送受信システム（１）、短絡モードの直流変圧器（４）、演算増幅器装置（５）、およびイベント信号発生器（９）を有する第２の送受信システム（２）を含む。
（もっと読む）

【課題】本発明は、ビット誤り率測定器に関し、クロック位相のオートサーチに要する時間を短縮し、低コストのコストバランスのとれたビット誤り率測定器を提供することを目的としている。
【解決手段】クロックをディレイ回路１により遅延させ、このクロックのタイミングにより、データを再生しそのデータのビットエラー数又はビットエラーレートを求めるビット誤り率測定器において、前記クロックの周波数を測定してその周期を求める周波数モニタ１０と、該周波数モニタ１０で求めた周期と前記ビットエラー数又はビットエラーレートによりクロックの位相の最適値を求める位相演算部１１と、該位相演算部１１で求めた前記最適値により、前記ディレイ回路１の遅延量を設定するディレイコントローラ２と、を有して構成される。 （もっと読む）

【課題】多値信号の伝送を、分解能を劣化させることがなく、効率的に行うことができる送信装置、受信装置、伝送システム、および伝送方法を提供する。
【解決手段】送信装置２において、多値信号を伝送するにあって、送信すべきデータの各ビットの最大許容連続ビット長を、ＭＳＢからＬＳＢに向かって長くし、その長さは、各ビットの重みの逆数に比例した値としたデータフォーマットのｎビット送信データ列を生成して、光伝送路５に送出することにより、ＡＣ結合を含む広帯域回路において、分解能の高い、あるいは、Ｓ／Ｎ比の高い多値伝送を可能にする。 （もっと読む）

【課題】クロックアンドデータリカバリ回路の動作余裕度の大きさを測定可能とするＳＥＲＤＥＳ回路の提供。
【解決手段】シリアルデータサンプリング回路(101)と、クロックとデータの位相関係を検出する位相比較器(102)と、位相比較結果（ＵＰ／ＤＯＷＮ）に基づき位相制御信号を出力する位相制御器(103)と、互いに異なる位相の複数のクロック信号よりなる多相クロックを受け、位相制御信号に基づき位相を補間したクロック信号をデータサンプリング回路(101)に供給する位相補間器(104)とがループを構成する。この位相制御器(103)は、位相制御信号とは別の位相制御信号Ａを生成して別の位相補間器(105)に供給し、多相クロックを受け位相制御信号Ａに対応して補間したクロック信号に基づき入力データをサンプルする別のデータサンプリング回路(106)を備え、好ましくは、データをサンプルするための閾値レベルが可変に設定される。 （もっと読む）

【課題】マスタとバスを介して接続される複数のスレーブとの間で非同期通信を行う際にバスのドライブレベルが「３」以上の複数規定されている場合でも、１ビット期間の測定を正確に行う。
【解決手段】ＳｂＷ通信を行うスレーブ１１は、コンパレータ１２に３段階のドライブレベルに対応するしきい値Ａ，Ｂ，Ｃを設定し、立上りパルス発生部２９はバス３のドライブレベルが各しきい値Ａ〜Ｃを夫々を超えた場合に夫々ワンショットパルスを発生させ、立下りパルス発生部３０はバス３のドライブレベルがしきい値Ａを下回った場合にワンショットパルスを発生させる。そして、ＲＳフリップフロップ２３を、立上りパルス発生部２９より出力されるパルスのＯＲ条件でセットして立下りパルス発生部３０より出力されるパルスでリセットし、１ビット期間を計測するカウンタ２６をＲＳフリップフロップ２３がリセット状態で且つ前記パルスのＯＲ条件が成立した場合にクリアする。 （もっと読む）

【課題】カウントパルスの周波数を上げることなく、誤った符号判定を抑制し得るシリアル通信装置を提供する。
【解決手段】カウントパルス発生部２１によりシンクフィールドＳＦを構成するビット列の１ビット区間よりも十分に短いパルス幅のカウントパルスＣｐを発生させ、シンクフィールドＳＦのスタートビットからストップビットまでの間で発生したカウントパルスＣｐの数をビット長カウント部２３によりカウントする。そして、ビット長決定部３０よって、ビット長カウント部２３によりカウントされたカウントパルスＣｐの数をビット列のビット数２^ｎで除した商Ｑおよびその余りＳに基づいて１ビット区間の１ビット長を決定し、ビット長決定部３０により決定された１ビット長に従った所定タイミングで同期クロック生成部２７により同期クロックＳynCLK を生成する。 （もっと読む）

【課題】 出力信号の立ち上がり，立ち下がりをより一層速くすることができて、高速に信号伝送を行うことの可能な電気信号出力装置を提供する。
【解決手段】 信号データに応じてハイかロウかのスイッチングを行なって出力信号を生成し出力ノードに出力するスイッチング部１と、電気信号出力装置の出力インピーダンスを伝送路のインピーダンスに整合させるために設けられているインピーダンス整合部２と、出力インピーダンスを伝送路のインピーダンスに合うようにインピーダンス整合部２を設定する制御手段３と、スイッチング部１のスイッチング時に、出力ノードに補助的に電流を流し込んだり吸い出したりするスイッチング補助部４とを有し、スイッチング補助部４は、電流を流し込んだり吸い出したりする期間をシリアル電気伝送システムの基準クロックのパルス幅よりも短い期間にするように構成されている。 （もっと読む）

【課題】 出力信号の立ち上がり，立ち下がりをより一層速くすることができて、高速に信号伝送を行うことの可能な電気信号出力装置を提供する。
【解決手段】 シリアル電気伝送システムにおける電気信号出力装置において、信号データに応じてハイかロウかのスイッチングを行なって出力信号を生成し出力ノードに出力するスイッチング部１と、出力インピーダンスを伝送路のインピーダンスに整合させるために設けられているインピーダンス整合部２と、スイッチング部１のスイッチング時に、出力ノードに補助的に電流を流し込んだり吸い出したりするスイッチング補助部４とを有し、スイッチング補助部４は、電流を流し込んだり吸い出したりする期間をシリアル電気伝送システムの基準クロックのパルス幅よりも短い期間にするように構成されている。 （もっと読む）

【課題】 クロックの同期を行うことなく高速のシリアル通信で高い通信効率を維持しながら通信を行うことが可能な受信装置を実現する。
【解決手段】 シリアル伝送路を用いてパケット通信を行う受信装置において、シリアル伝送路を伝播する伝送信号を異なる位相のクロック信号のタイミングで取り込んで受信データを生成する複数の受信回路と、これら受信回路でそれぞれ生成された受信データの正否をそれぞれ判定する複数の判定回路と、これら判定回路において正しいと判定された受信データを選択する選択回路とを設ける。 （もっと読む）

【課題】 多レベルの振幅（多ビットの情報）の出力信号（多値信号）の立ち上がり，立ち下がりをより一層速くすることができて、高速に信号伝送を行うことの可能な電気信号出力装置を提供する。
【解決手段】 シリアル電気伝送システムにおける多レベルの振幅の出力信号を出力する電気信号出力装置であって、信号データに応じてハイかロウかのスイッチングを行なって出力信号を生成し出力ノードに出力するスイッチング部１と、出力インピーダンスを伝送路のインピーダンスに整合させるために設けられているインピーダンス整合部２と、出力インピーダンスを伝送路のインピーダンスに合うようにインピーダンス整合部２を設定する制御手段３と、スイッチング部１のスイッチング時に、出力ノードに補助的に電流を流し込んだり吸い出したりするスイッチング補助部４とを有する。 （もっと読む）

【課題】通信線の接続極性が入れ替わっていても、受信した信号レベルを反転させることなくスタートビットを検出することができる通信装置を提供する。
【解決手段】アイドル状態がハイレベルの信号で表され、スタートビットがローレベルの信号で表され、データビット列の先頭のデータビットがハイレベルの信号である通信フレームを用いて、通信信号が所定の時間変化しない場合にアイドル状態であると判断すると共に通信線における実際の信号レベルに関わらず、通信線の信号レベルをハイレベルであるとする一方、通信信号が変化した場合にアイドル状態ではないと判断すると共に通信線における信号レベルを受け付けるハイレベル保持回路１０３と、ハイレベル保持回路１０３で受け付けられた信号レベルに基づいてスタートビットを検出して通信フレームの先頭を識別し、データビット列を取得するシリアル信号非同期受信部１０８とを備えた。 （もっと読む）

【課題】環境の変化やＬＳＩプロセスによる特性のばらつきが生じる場合であっても、安定で高品質な信号伝送を実現するシリアル転送用インターフェースを提供する。
【解決手段】課題を解決するために、シリアル転送用インターフェース１０に、信号波形のひずみを補正する信号波形補正部１１と、信号波形を同期クロックにあわせてラッチして後段回路に出力するラッチ部１２と、信号波形補正部１１のフィルタ特性を所定に範囲で変更するフィルタ特性調整部１３と、所望の位相を有する同期クロックを生成するクロック生成部１４と、テストパターンの検出やフィルタ特性調整部１３及びクロック生成部１４の制御を行うパターン判定部１５と、を少なくとも備える。 （もっと読む）

【課題】高速のビットデータを受信することができ、かつ、受信データを正確に再現することができる調歩同期受信回路を提供する。
【解決手段】受信シリアルデータ５７のビットレートと同等のスピードで位相が等間隔にずれた複数のクロック０〜ｎを生成し、この各クロックで受信シリアルデータをサンプリングしそのデータを、複数のレジスタ回路５２＿０〜５２＿ｎに保持する。複数のクロックのうち、受信シリアルデータを最適な位置でサンプリングするクロックを検出し、そのクロックでサンプリングされたデータを保持するレジスタ回路からのデータを出力させる。このような構成では、ビットレートの効率が大幅に向上し、また、各クロックでサンプリングした受信データから最適なデータを選択するようにしたので、クロックの切替で発生するノイズ等の影響を受けることが無く、受信データを正確に再現することが可能となる。 （もっと読む）

【課題】データ信号の送受信における同期のずれを、送信装置に位相比較回路を設けることなく、送信装置側で補正する送信装置、受信装置、及び送信装置と受信装置とを備えた送受信装置を提供する。
【解決手段】データ信号及びクロック信号を並列に受信装置へ送信する送信装置であって、前記クロック信号と前記データ信号との位相差を示すと共に前記受信装置から送信される位相差信号の位相差に応じた時間だけ前記データ信号または前記クロック信号を遅延するので、データ信号の送受信における同期のずれを送信装置側で補正することができる。 （もっと読む）

【課題】従来の単一ソースフォロワにおける駆動能力低下の欠点を克服し、電圧モード伝送の低消費電力性を保持しつつ、高速伝送が可能な信号伝送回路を提供する。
【解決手段】ソースフォロワの出力電圧がＬｏｗからある一定の電圧に立ち上がる時間はバイアス電圧に依存するため、バイアス電圧を高くして出力電圧の収束電圧を高く設定することで、ある電圧まで立ち上がる時間を短縮できる。そこで、入力データ信号がＬｏｗからＨｉへ遷移した際に、出力電圧の収束値が所定のＨｉ電圧となるようバイアスされた第１のソースフォロワ２０と、１クロック周期の後に同Ｈｉ電圧となるようバイアスされた第２のソースフォロワ２３とを用い、これら２つのソースフォロワ２０，２３を適切なタイミングで動作させる。 （もっと読む）

【課題】線間の容量及びデバイスの容量により信号波形のレベルの低下及び積分値が低下しても正しく通信を行うことができ、コントローラから１対多の通信で複数のデバイスを制御する場合にも制御線の数を増やす必要がない。
【解決手段】本発明の制御システムは、複数のモジュール２−１、２−２、・・・２−ｎを同一の状態に制御するためのデバイス１の制御に関する信号を予め設定された閾値に基づいて整形する波形整形ブロックを、複数のモジュール２−１、２−２、・・・２−ｎのうちのいずれかに設け、波形整形ブロックにより整形されたデバイス１の制御に関する信号を順次次段に送出するものである。 （もっと読む）

【課題】 多値論理信号の多値論理を精確に識別することができる。
【解決手段】 データ伝送システム１において、データ受信装置３００は、受信されたリファレンスクロックに基づいて、多値論理信号の振幅変動に追随し、振幅値を識別する閾値信号を生成する振幅検出回路３１０と、多値論理信号を増幅する信号増幅回路３２０と、閾値信号をコンパレータの電圧オフセットとして多値論理信号の識別に用いるコンパレータ部３３０と、受信ワードクロックの周波数をＫ倍して、各シンボルにおけるデータを識別するためのトリガーとなる受信ビットクロックを生成し、受信ビットクロックと受信データクロックとに応じて受信シリアルデータを受信パラレルデータに変換するデコーダ３４０を有している。 （もっと読む）

【課題】 伝送信号の反射による不要輻射を抑圧する。
【解決手段】 送信信号駆動等価回路部装置１１と信号受信等価回路部装置１３との間を基板伝送線路部装置１２で接続してパルス信号を伝送する伝送システムにおいて、伝送線路部装置１２の信号受信等価回路部装置１３に接続される端部に、伝送線路インピーダンス相当のインピーダンスを有する一次終端回路１２１を並列接続し、基板伝送線路部装置１２の信号受信等価回路部装置１３に接続される端部に、伝送線路インピーダンスの半分相当のインピーダンスを有する二次終端回路を直列接続する。 （もっと読む）

【課題】 多値論理信号の多値論理を精確に識別することができる。
【解決手段】 データ・クロック分離回路３０は、信号ＶＰ、ＶＭの閾値を正しく識別して、信号ＶＰ、ＶＭから受信シリアルデータおよび受信ワードクロックを分離して取り出す回路であり、オフセットを変化させることができる可変オフセット回路（オフセット電圧調整回路）３１、３２、３８、３９、差動増幅器３３、３４、加算器３５、ＬＰＦ３６、誤差増幅器３７、コンパレータ４０、４１、４２、セレクタ４３で構成されている。可変オフセット回路３１、３２、差動増幅器３３、３４、加算器３５、ＬＰＦ３６、誤差増幅器３７でネガティブフィードバックループ系が形成されており、誤差増幅器３７の誤差信号の出力に基づいて、可変オフセット回路３１、３２は、その誤差を打ち消すように動作する。 （もっと読む）

【課題】 受信側で、多重データの分離を安定して行うことが可能なデータ伝送システムを提供する。
【解決手段】 調歩同期式データと同期式データの両方を送受信可能なデータ伝送システムにおいて、送信側１では、調歩同期式データと同期式データを多重データにしその先頭に、調歩同期式データとして認識されないデータパターンの同期パルスを付加して多重データを構成して送信し、受信側２では、前記同期パルスを検出しそのデータパターンを、その後に続く多重データの分離の開始位置として分離することを特徴とする。 （もっと読む）