【課題】ディエンファシス時と非ディエンファシス時の消費電流を一定にすることで、電源変動も一定となり、その結果ジッタの低減を可能にする出力装置を提供する。
【解決手段】入力されたデータを振幅制御して出力するデータ出力部１と、第１及び第２の振幅制御信号に基づいて伝送路に電流を重畳出力して伝送信号の振幅を制御する電流駆動部２と、第１及び第２の振幅制御信号に基づいて電流駆動部２との合計消費電流値が略一定となるように消費電流を制御するダミー電流駆動部３と、を備えて構成されている。 （もっと読む）

【課題】 シリアルデータの高速化にともなう受信性能の低下および連続同符合データ受信によるクロックデータリカバリー回路の精度低下を防止し、尚且つ消費電力の低いクロックデータリカバリー回路を提供する。
【解決手段】 シリアルデータを受信するSerDes回路101と、並走クロック信号を受信する参照SerDes回路102とを有し、SerDes回路101は、参照SerDes回路102の生成した位相制御信号P_CSを用いて位相制御された再生クロックにより受信したシリアルデータの直列並列変換を行う。 （もっと読む）

【課題】マスター装置からスレーブ装置へシリアルデータを送信する際において、通信エラーを即座に知ることができる。
【解決手段】マスター装置からスレーブ装置に送信されるシリアルデータＴｘＤには、同じ構成のダミーデータｄｕｍｍｙが２バイト以上連続するように付加されており、スレーブ装置は該ダミーデータｄｕｍｍｙを認識した場合には、通信エラー処理を行うようになっている。いま、ノイズ等の影響により、シリアルデータが符号ＴｘＤ２に示すようにΔｔだけシフトしてしまったとすると、期間Ａ_５及びＡ_６ではＥＴＸもシフトしているために認識されず、データ受信終了の処理はされない。しかし、Ａ_７の期間では、１つ目の０ｘＦＦの一部と２つ目の０ｘＦＦの一部とが受信されて０ｘＦＦが認識されることになるので、スレーブ装置は通信エラー処理を即座に行うことができる。 （もっと読む）

【課題】クロック信号との同期を取らなくてもスレーブ装置からマスター装置へのシリアルデータ送信を可能とする。
【解決手段】スレーブ装置は、シリアルデータＲｘＤ１を送信した後、端子の状態をハイレベルにする。マスター装置は、その信号０ｘＦＦを受信した場合に、全データの受信終了としてデータ解析を開始する。いま、スレーブ装置からマスター装置に送信されるシリアルデータが符号ＲｘＤ２に示すようにΔｔだけシフトしたとすると、期間Ａ_５及びＡ_６ではＥＴＸもシフトしているために認識されず、データ受信終了の処理はされない。しかし、Ａ_７の期間では、１つ目の０ｘＦＦの一部と２つ目の０ｘＦＦの一部とが受信されて０ｘＦＦが認識されることになり、データ受信終了の処理がされる。これにより、クロック信号ＣＬＫとの同期を取らなくても、マスター装置へのシリアルデータ送信が可能となる。 （もっと読む）

【課題】電源電圧の変動によって伝送信号に生じるジッタを抑制することができる差動信号出力装置を提供すること。
【解決手段】伝送データを差動信号として出力する差動信号出力装置において、伝送データを表す信号を増幅し、増幅した信号から差動信号を生成する第１差動信号生成回路４と、伝送データの基準クロックに同期し、伝送データが遷移しないビットにおいてのみ遷移するダミーデータを生成するダミーデータ生成回路３と、ダミーデータを表す信号を増幅し、増幅した信号から差動信号を生成する第２差動信号生成回路５と、を備える。 （もっと読む）

【課題】マルチレベル送信動作の有無、動作速度、および出力信号のスイング幅を調整できる半導体集積回路の信号伝送装置に関し、選択的にマルチレベル送信動作を行う。
【解決手段】マルチレベル送信動作の有無によって複数のビットの入力信号を直列又は並列に出力するマルチレベル送信制御手段と、マルチレベル送信制御手段から直列又は並列に伝送される信号の形態に対応して選択的にマルチレベル送信動作を行う信号処理手段とを含むことを特徴とする。 （もっと読む）

【課題】高速データ信号における波形品質を保つための様々な規格値を同時に満たすような送信装置を提供する。
【解決手段】出力信号ＴＸＯＰ，ＴＸＯＮを、ドライバ回路部１１０において、電源電圧ＶＤＤａをもとに抵抗分割で生成し、出力信号ＴＸＯＰ，ＴＸＯＮの振幅を、出力振幅補正部１２０において、電源電圧の変化に応じて生成した電流Ｉ１により補正する。これにより、電源電圧ＶＤＤａのばらつきに起因する出力信号ＴＸＯＰ，ＴＸＯＮの振幅のばらつきが補正される。 （もっと読む）

【課題】データ種別の切換誤検出が容易で、２以上の種別データを通信する際にデータ種別の切換え判別を容易に行える同期式シリアル通信システムの提供を目的とする。
【解決手段】データ信号設定をクロック信号の立上り（または立下り）エッジで行い、データ信号読込みをクロック信号の立下り（または立上り）エッジで行う同期式シリアル通信において、２種類のデータを送る場合にデータ種別の切換え時にデータ信号設定をクロック信号の立下り（または立上り）エッジで行い、データ信号読込みをクロック信号の立上り（または立下り）エッジで行う様に切換え、データ種別の区間中それを継続することを特徴とする。 （もっと読む）

【課題】内部ＩＣの回路構成が簡潔で、ＩＣの小型化を可能にした１線式データ通信装置を提供する。
【課題の解決手段】１線式データ通信装置内部のＩＣの受信部１は、１本の信号線を介して異なるパルス幅にそれぞれ対応する複数のデータを有するデータ信号が入力される入力端子２と、この入力端子２から入力されたデータ信号を反転するインバータ３と、各データのパルスの立ち上がりまたは立ち下がりをクロックタイミングとして抽出するクロックタイミング抽出部４と、前記インバータから出力されたデータ信号のデータのパルス幅に基づいて複数のデータのうちどのデータであるかを判別するデータ判別部５と、このデータ判別部５で判別したデータをクロックタイミング抽出部４から出力されたクロックタイミングを受けて取り込むメモリ部６を備える。 （もっと読む）

【課題】固定クロックレートのシリアルデジタル信号の伝送時の波形周期の乱れを、ローコスト且つフレキシブルな集積化が可能なデバイスを用いて補正し、しかも伝送レート幅が広い場合にも容易に補正する。
【解決手段】シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段６と、入力されたシリアルデジタル信号が書き込まれ、書き込まれたシリアルデジタル信号が、クロック生成手段６で生成されたクロックを読出しクロックとして読み出される記憶手段１と、記憶手段１の読出しアドレスを制御することにより、記憶手段１から読み出されるシリアルデジタル信号の波形周期を増減制御する周期制御手段５とを備える。 （もっと読む）

【課題】 シリアルデータの送受信を向上させる。
【解決手段】 シリアルデータの送受信の際に、送信したいデータが、例えば“００…”又は“１１…”のように０又は１が複数ビット連続しているような構造である場合、連続しているビット数に応じて送信側１００が出力する同期クロック１２１のデューティ比を変更する。その際の送信側からの出力データ１２０は、送信したいデータが“００…”ならば０、“１１…”ならば１とする。受信側１３０は受信データが０か１かを認識し、更に同期クロックのデューティ比に応じて、受信データ０又は１が何ビット連続している構造かを判断し、そのビット数分だけデータをデータ受信シフトレジスタ１３３に格納する。これにより、同期クロック１２１の１周期の間に複数ビットのデータ１２０の送受信が可能となる。 （もっと読む）

【課題】１０ＧＨｚ程度の超広帯域を簡易な構成で利用可能とすることで、短距離高速通信を低価格で実現可能とする超広帯域無線通信装置を提供する。
【解決手段】クロック１５３ａをクロック１５２ａより所定時間だけ遅らせることで、入出力処理部１５３は入出力処理部１５２より所定時間だけ遅れて動作するようにしている。バイアス手段１５４は、入出力処理部１５３からトリガ信号２２が入力されると、これに一定のバイアスを付加している。コンパレータ１５５は、入出力処理部１５２からトリガ信号２１を入力するとともに、バイアス手段１５４からバイアスが付加されたトリガ信号２２を入力し、トリガ信号２１がトリガ信号２２よりも大きいときだけ、所定の出力を行うよう構成されている。 （もっと読む）

【課題】複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を可変的に生成し、ＤＵＴに内蔵された高域強調回路の正確な試験を実現することができるドライバ回路を提供する。
【解決手段】入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路１０において、入力信号が入力され、入力信号と同一波形の信号を出力信号として出力するメインドライバ１８と、入力信号が入力され、入力信号を反転した波形の信号を出力信号として出力するサブドライバ２０と、サブドライバ２０の出力信号が入力され、サブドライバ２０の出力信号の高域を強調した信号を出力信号として出力する高域強調回路２２と、メインドライバ１８の出力信号と高域強調回路２２の出力信号とを加算した模擬信号を出力する加算回路２４とを有している。 （もっと読む）

本発明は、直列通信システムにおいて信号の変化を最小にすることにより効率的な直列データの送受信方法及び装置とこのための直列通信システムを開示する。直列通信システムにおいてコーディングされた並列データを直列データに変換し、上記直列データを送信する方法は、上記コーディングされた並列データの情報ビットが圧縮されないように所定のビット値を有するビットとして定義される上記情報ビットが１番目に発見される位置を決定するステップと、上記決定された位置に到達するまで上記１番目に発見される情報ビットと上記１番目に発見される情報ビットの次の少なくとも１つのビットを圧縮された直列データとして直列に送信するステップと、を含む。
（もっと読む）

【課題】システムＬＳＩ１とメモリ２、３間に波形整形回路５、１５を配置し、波形整形回路５、１５で入力デジタルデータを自動波形整形してその波形歪成分を適確に除去可能な高速デジタルデータ伝送装置を提供する。
【解決手段】システムＬＳＩ１と外部接続された１つ以上のメモリ２、３を備え、システムＬＳＩ１と１つ以上のメモリ２、３間でデジタルデータを伝送するもので、システムＬＳＩ１は、１つ以上のメモリ２、３に接続されたデジタルデータラインに波形整形回路９、１５を配置し、波形整形回路９、１５は、１つ以上のメモリ２、３から供給されるデジタルデータを微分して微分パルスを形成する微分回路２０と、形成した微分パルスとデジタルデータとを重畳処理する歪除去回路手段２１からなり、歪除去回路手段２１における微分パルスとデジタルデータとの重畳処理は、デジタルデータに微分パルスを重畳し、波形整形によりその波形歪成分の除去処理を行うものである。 （もっと読む）

【課題】高い精度で極性を判定することができるとともに、ノイズによる極性の誤判定を防止することができる極性判定装置等を提供する。
【解決手段】極性判定装置１１は、パルス信号生成回路１２、Ｄフリップフロップ１３、及び誤判定防止回路１４を備える。パルス信号生成回路１２は、同期信号Ｓ１０の立ち上がりのタイミングで所定のパルス幅を有するパルス信号Ｓ１２を出力する。Ｄフリップフロップ１３は、クロック端に入力されるパルス信号Ｓ１２のタイミングにおいてＤ入力端に入力される同期信号Ｓ１０の論理レベルを、同期信号Ｓ１０の極性を判定する判定信号Ｓ１３として出力する。誤判定防止回路１４は、Ｄフリップフロップ１３から出力される判定信号Ｓ１３の論理レベルが変化した場合に、変化する前の論理レベルを同期信号Ｓ１０の所定周期分だけ継続出力することにより同期信号Ｓ１０の極性の誤判定を防止する。 （もっと読む）

【課題】外来のノイズなど使用環境に応じて、伝送パラメータの最適化が可能なシリアルデータ伝送方法、送受信装置及びシリアルデータ伝送方法を提供すること。
【解決手段】送受信装置３０のシリアルデータ伝送方法において、受信したシリアルデータのエラーを検出するステップ（Ｓ１１３）と、エラーの検出頻度が所定値を超える場合、受信したシリアルデータの入力レンジを増減幅する第１の電圧変換器４１の出力電圧を増大させるステップ（Ｓ１２５）と、送信するシリアルデータを増減幅する第２の電圧変換器２２の出力電圧の増大を要求するステップ（Ｓ１２６）と、通信相手の送受信装置から受信するシリアルデータの入力レンジを増減幅する第３の電圧変換器２１の出力電圧を増大させる設定が完了した旨の通知を受信した場合（Ｓ１２９）、送信するシリアルデータを増減幅する第４の電圧変換器４２の出力電圧を増大させるステップ（Ｓ１３０）と、を有する。 （もっと読む）

【課題】コイルを使用することなくかつ伝送線路をそのまま等化器の回路部品に使用して、ＧＨｚ級の高い周波数においても優れた信号減衰を補償する信号等化器を提供する。
【解決手段】送信端と受信端の間を接続して信号を伝送する主伝送線路ＴＬ１と、前記主伝送線路の受信端側に前記受信端と並列に接続された受信側終端抵抗Ｒ２と、前記受信側終端抵抗に並列に接続された、伝送線路ＴＬ２と前記伝送線路とインピーダンス値が異なる終端抵抗Ｒ３との直列回路からなり、前記主伝送線路の受信端側に所望の特定周波数帯域での電圧振幅を他の周波数帯域より大きくする周波数特性を与える周波数特性調整用回路ＦＲ１と、を備えた。 （もっと読む）

【課題】シリアルデータ通信を行なう際に発生するシリアルデータのジッタを、外部装置を使用することなく測定できるＢＩＳＴ回路を備えた半導体集積回路を提供する。
【解決手段】半導体集積回路は、パターンジェネレータにより生成したテスト用パラレルデータをシリアライザによりシリアルデータに変換し、そのシリアルデータをデシリアライザによりパラレルデータに変換し、エラーディテクタによりテスト用パラレルデータと照合しビット・エラー・レートを算出する。その際、ＣＤＲ回路により生成されたリカバークロックの位相を位相調整回路によりコードに対応したシフト量分シフトし、対応するコードと算出したビット・エラー・レートをレジスタに記憶した後、レジスタに記憶されたコードとコードに対するビット・エラー・レートを読み出し、演算回路によりシリアルデータのジッタ量を算出する。 （もっと読む）

【課題】クロック信号とデータ信号の位相関係を効率良く個々に最適な値に調整する。
【解決手段】送信器１０に各信号の位相調整を行うための調整用信号を出力する調整用信号出力機能が設けられている。また、受信器２０には、各信号の遅延量を設定可能な可変遅延部２１と、各信号の位相状態を検出する位相検出部２２と、検出された位相状態に応じて可変遅延部による各信号の遅延量を調整する遅延調整部２３とが設けられている。位相調整時には、送信器１０から調整用信号を出力させ、受信器２０の位相検出部２２によって各信号の位相状態を検出させて、検出された位相状態に応じて遅延調整部２３によって可変遅延部２１による各信号の遅延量を調整させることにより、データ信号とクロック信号の位相関係を最適化して、データ信号が安定した部分でデータを読み取らせる。 （もっと読む）