デジタル信号伝送装置,デジタル信号伝送方法及びデジタル信号伝送システム
【課題】固定クロックレートのシリアルデジタル信号の伝送時の波形周期の乱れを、ローコスト且つフレキシブルな集積化が可能なデバイスを用いて補正し、しかも伝送レート幅が広い場合にも容易に補正する。
【解決手段】シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段6と、入力されたシリアルデジタル信号が書き込まれ、書き込まれたシリアルデジタル信号が、クロック生成手段6で生成されたクロックを読出しクロックとして読み出される記憶手段1と、記憶手段1の読出しアドレスを制御することにより、記憶手段1から読み出されるシリアルデジタル信号の波形周期を増減制御する周期制御手段5とを備える。
【解決手段】シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段6と、入力されたシリアルデジタル信号が書き込まれ、書き込まれたシリアルデジタル信号が、クロック生成手段6で生成されたクロックを読出しクロックとして読み出される記憶手段1と、記憶手段1の読出しアドレスを制御することにより、記憶手段1から読み出されるシリアルデジタル信号の波形周期を増減制御する周期制御手段5とを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固定クロックレートのシリアルデジタル信号を長距離伝送するための装置,方法及びシステムに関する。
【背景技術】
【0002】
テレビジョン放送局内では、AES/EBUデジタルオーディオ信号,SDIフォーマットのデジタルビデオ信号,LTCタイムコードといった固定クロックレートのシリアルデジタル信号が、スイッチャ,ミキサー,VTRなどの様々な放送用機器の間で伝送されている。
【0003】
こうした固定クロックレートのシリアルデジタル信号を長距離のケーブルを経由して伝送すると、伝送時に信号波形の周期に乱れが生じることがある。例えばAES/EBUデジタルオーディオ信号には、サブフレームを識別する目的などで、バイフェースマークエンコードの規則に従わないプリアンブルX,Y,Zが含まれており、図1にはそのうちのプリアンブルX,Yの波形を示しているが、伝送時に、これらのプリアンブルにおいて、クロック3周期分の波形の区間(3T区間と呼んでいる)やクロック2周期分の波形の区間(2T区間と呼んでいる)の周期が伸長したり、クロック1周期分の波形の区間(1T区間と呼んでいる)の周期が収縮することがある。
【0004】
従来、こうしたシリアルデジタル信号の伝送時の波形周期の乱れを補正するためには、次の(1)〜(3)のような方法がとられていた。
(1)シリアルデジタル信号の出力側の機器が、出力信号をプリエンファシスする。
(2)シリアルデジタル信号の出力側の機器が、出力信号の傾斜を制御する(シリアルデジタル信号の出力ドライバーとして多値出力ドライバーを用いた類似手法もある)。
(3)シリアルデジタル信号の入力側の機器が、入力信号をケーブルイコライザにかける。
【0005】
しかし、出力信号のプリエンファシスや傾斜の制御を行うための専用デバイスや、ケーブルイコライザは、比較的コストが高く、またフレキシブルに集積化することが困難であった。
【0006】
また、AES/EBUデジタルオーディオ信号の場合には、オーディオサンプリングレートによってクロックレートが相違する(例えばサンプリングレートが48kHzのときはクロックレートは6.144MHzであるがサンプリングレートが96kHzのときはクロックレートは12.288MHzである)ので、伝送レートの幅が広く、ケーブルイコライザの設計も困難であった。
【0007】
他方、伝送対象のシリアルデジタル信号に対する補正信号を生成し、この補正信号を加算したシリアルデジタル信号を出力するようにした技術も従来から提案されている(例えば特許文献1参照)。しかし、この技術も、補正信号を生成するための専用デバイスが必要になるので、やはりコストが高くなるとともに集積化が困難になる。
【0008】
【特許文献1】特開2006−352374号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
本発明は、上述の点に鑑み、固定クロックレートのシリアルデジタル信号の伝送時の波形周期の乱れを、ローコスト且つフレキシブルな集積化が可能なデバイスを用いて補正し、しかも伝送レート幅が広い場合にも容易に補正することを課題とする。
【課題を解決するための手段】
【0010】
上記課題を解決するため、本発明に係るデジタル信号伝送装置は、固定クロックレートのシリアルデジタル信号を伝送するデジタル信号伝送装置において、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段と、
入力された前記シリアルデジタル信号が書き込まれ、書き込まれた前記シリアルデジタル信号が、前記クロック生成手段で生成されたクロックを読出しクロックとして読み出される記憶手段と、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する周期制御手段と
を備えたことを特徴とする。
【0011】
また、本発明に係るデジタル信号伝送方法は、固定クロックレートのシリアルデジタル信号を伝送するデジタル信号伝送方法において、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成する第1のステップと、
入力された前記シリアルデジタル信号を記憶手段に書き込み、前記記憶手段に書き込んだ前記シリアルデジタル信号を、前記第1のステップで生成したクロックを読出しクロックとして読み出す第2のステップと、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する第3のステップと
を有することを特徴とする。
【0012】
このデジタル信号伝送装置,デジタル信号伝送方法では、伝送対象のシリアルデジタル信号のクロックレートよりも高速なクロックを生成する。そして、入力されたシリアルデジタル信号を記憶手段に書き込み、この記憶手段からこの高速クロックを読出しクロックとしてシリアルデジタル信号を読み出すとともに、この記憶手段の読出しアドレスを制御することにより、読み出されるシリアルデジタル信号の波形周期を増減制御する。
【0013】
このようにシリアルデジタル信号の波形周期を増減制御することができるので、シリアルデジタル信号の伝送時の波形周期の乱れを、この乱れとは逆の方向に波形周期を増減させることによって補正する(相殺する)ことが可能になる。
【0014】
そして、読出しクロックとして用いる高速クロックを生成するデバイスとしては、例えば汎用のPLD(Programmable Logic Device)またはFPGA(Field Programmable Gate Array)に搭載されたPLL(Phase-Locked Loop)を用いればよい。したがって、出力信号のプリエンファシスや傾斜の制御を行うための専用デバイスを用いて波形周期の乱れを補正する場合や、ケーブルイコライザを用いて波形周期の乱れを補正する場合と比較して、ローコストであり、フレキシブルな集積化が可能である。
【0015】
また、伝送レート幅が広い場合にも、伝送レートに合わせて波形周期の増減制御量を設定することにより、容易に波形周期の乱れを補正することができる。
【0016】
次に、本発明に係るデジタル信号伝送システムは、それぞれ固定クロックレートのシリアルデジタル信号の入力部と出力部とを有する第1の機器及び第2の機器から成るデジタル信号伝送システムにおいて、
前記第1の機器は、
前記入力部に入力された前記シリアルデジタル信号の波形周期の乱れを測定する測定手段と、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段と、
前記入力部に入力された前記シリアルデジタル信号が書き込まれ、書き込まれた前記シリアルデジタル信号が、前記クロック生成手段で生成されたクロックを読出しクロックとして読み出される記憶手段と、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する周期制御手段と、
前記測定手段の測定結果に基づいて前記周期制御手段の制御量を設定する設定手段と、
前記設定手段で設定された前記制御量を示す情報を前記第2の機器に送信する情報送信手段と
を備え、前記記憶手段から読み出された前記シリアルデジタル信号が前記出力部から出力され、
前記第2の機器は、
前記第1の機器の前記情報送信手段から送信された前記制御量を示す情報を取得する情報取得手段と、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段と、
前記入力部に入力された前記シリアルデジタル信号が書き込まれ、書き込まれた前記シリアルデジタル信号が、前記クロック生成手段で生成されたクロックを読出しクロックとして読み出される記憶手段と、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する周期制御手段と、
前記周期制御手段の制御量を、前記情報取得手段で取得された情報が示す制御量に設定する設定手段と
を備え、前記記憶手段から読み出された前記シリアルデジタル信号が前記出力部から出力される
ことを特徴とする。
【0017】
このデジタル信号伝送システムでは、第1の機器は、入力部に入力されたシリアルデジタル信号の波形周期の乱れを測定する。また、このシリアルデジタル信号のクロックレートよりも高速なクロックを生成し、入力されたシリアルデジタル信号を記憶手段に書き込み、この記憶手段からこの高速クロックを読出しクロックとしてシリアルデジタル信号を読み出すとともに、波形周期の乱れの測定結果に基づいて設定された制御量だけ読出しアドレスを制御することにより、読み出されるシリアルデジタル信号の波形周期を増減制御する。そして、記憶手段から読み出されたシリアルデジタル信号を出力部から出力するとともに、設定した読出しアドレスの制御量を示す情報を第2の機器に送信する。
【0018】
第2の機器は、第1の機器から送信されたこの制御量を示す情報を取得する。また、このシリアルデジタル信号のクロックレートよりも高速なクロックを生成し、入力されたシリアルデジタル信号を記憶手段に書き込み、この記憶手段からこの高速クロックを読出しクロックとしてシリアルデジタル信号を読み出すとともに、取得した情報が示す制御量だけ読出しアドレスを制御することにより、読み出されるシリアルデジタル信号の波形周期を増減制御する。そして、記憶手段から読み出されたシリアルデジタル信号を出力部から出力する。
【0019】
このように、第1の機器が、入力シリアルデジタル信号の波形周期の乱れの測定結果に基づいて波形周期を増減制御したシリアルデジタル信号を出力するとともに、第2の機器も、第1の機器と同じだけ波形周期を増減制御したシリアルデジタル信号を出力する。
【0020】
したがって、第1の機器の出力部・第2の機器の入力部間と、第2の機器の出力部・第1の機器の入力部間とを互いに等しい長さのケーブルで接続すれば、第2の機器に入力するシリアルデジタル信号の波形周期の乱れと第1の機器に入力するシリアルデジタル信号の波形周期の乱れとが等しくなるので、第1の機器・第2の機器間でシリアルデジタル信号を伝送するための通常のケーブル接続形態のまま(第1の機器と第2の機器との接続を切り離して第1の機器の出力部と入力部とをケーブルで接続するようなループバック接続を行うことなく)、第1の機器・第2の機器間でのシリアルデジタル信号の伝送時の波形周期の乱れを測定してその乱れを補正することができる。
【0021】
そして、読出しクロックとして用いる高速クロックを生成するデバイスとしては、例えば汎用のPLDまたはFPGAに搭載されたPLLを用いればよいので、ローコストであり、フレキシブルな集積化が可能である。
【0022】
また、伝送レート幅が広い場合にも、伝送レートに合わせて波形周期の増減制御量を設定することにより、容易に波形周期の乱れを補正することができる。
【発明の効果】
【0023】
本発明に係るデジタル信号伝送装置,デジタル信号伝送方法によれば、固定クロックレートのシリアルデジタル信号の伝送時の波形周期の乱れを、ローコスト且つフレキシブルな集積化が可能なデバイスを用いて補正でき、しかも伝送レート幅が広い場合にも容易に補正できるという効果が得られる。
【0024】
本発明に係るデジタル信号伝送システムによれば、第1の機器・第2の機器間での固定クロックレートのシリアルデジタル信号の伝送時の波形周期の乱れを、ローコスト且つフレキシブルな集積化が可能なデバイスを用いて補正でき、しかも伝送レート幅が広い場合にも容易に補正でき、さらに、第1の機器・第2の機器間でシリアルデジタル信号を伝送するための通常のケーブル接続形態のまま(第1の機器と第2の機器との接続を切り離して第1の機器の出力部と入力部とをケーブルで接続するようなループバック接続を行うことなく)補正できるという効果が得られる。
【発明を実施するための最良の形態】
【0025】
以下、本発明の実施の形態を、図面を用いて具体的に説明する。図2は、本発明を適用したデジタル信号伝送装置の構成例を示すブロック図である。このデジタル信号伝送装置10は、AES/EBUデジタルオーディオ信号のプリアンブルの波形周期の乱れを補正するためのものであり、デュアルポートRAM1と、デュアルポートRAM1に対する書込みアドレス,読出しアドレスをそれぞれ生成するライトアドレスジェネレータ2,リードアドレスジェネレータ3と、AES/EBUデジタルオーディオ信号のプリアンブルを検出するプリアンブル検出回路4と、周期制御回路5と、PLL(Phase-Locked Loop)6とで構成されている。
【0026】
デュアルポートRAM1には、入力されたAES/EBUデジタルオーディオ信号が、そのAES/EBUデジタルオーディオ信号の送信クロック(例えば、AES/EBUデジタルオーディオ信号のサンプリングレートが48kHzのときは6.144MHzのクロック)を書込みクロックとして書き込まれる。
【0027】
ライトアドレスジェネレータ2は、現在の書込みアドレスの情報を、プリアンブル検出回路4に常時供給する。プリアンブル検出回路4は、プリアンブルを検出したタイミングでライトアドレスジェネレータ2から供給された書込みアドレスを示す情報(すなわちプリアンブルの書込みアドレスを示す情報)を、周期制御回路5に供給する。
【0028】
PLL6は、AES/EBUデジタルオーディオ信号の送信クロックよりも高速のクロック(一例として、送信クロック6.144MHzの162倍である995.328MHz≒1GHzのクロックとする)を生成する。
【0029】
デュアルポートRAM1は、FIFOメモリとして用いられ、書き込まれたAES/EBUデジタルオーディオ信号が、PLL6で生成されたクロックを読出しクロックとして読み出される。すなわち、送信クロックが6.144MHzであるとすると、AES/EBUデジタルオーディオ信号の送信クロック1周期分の波形の時間長は1/6144000≒163ns(ナノ秒)なので、その波形が書き込まれたアドレスに対して、PLL6で生成されたクロックを読出しクロックとして163ナノ秒の間繰り返し読み出しを行うことにより、その波形が読み出される。
【0030】
周期制御回路5は、プリアンブル検出回路4から供給されるプリアンブルの書込みアドレスの情報に基づき、プリアンブルを読み出す際のデュアルポートRAM1の読出しアドレスを制御することによってプリアンブルの波形周期を増減制御する周期制御信号を、リードアドレスジェネレータ3に供給する。
【0031】
AES/EBUデジタルオーディオ信号を長距離のケーブルを経由して伝送する場合には、バイフェースマークエンコードの規則に従わないプリアンブルにおいて、クロック3周期分の波形の区間(3T区間)やクロック2周期分の波形の区間(2T区間)の周期が伸長したり、クロック1周期分の波形の区間(1T区間)の周期が収縮することがある。
【0032】
図3は、AES/EBUデジタルオーディオ信号を長距離のケーブルを経由して伝送した際の、プリアンブルX,Yの波形周期の乱れの実測例を示す図である。送信クロックが6.144MHzであるとすると、波形周期に乱れがない場合、図3Aに示すように、プリアンブルX,Yの全体の時間長は1.302μs(マイクロ秒)であり、その3T区間,2T区間,1T区間の周期はそれぞれ489ns,326ns,163nsである。
【0033】
これに対し、長さ300メートルのケーブルを経由してAES/EBUデジタルオーディオ信号を伝送した後では、図3Bに示すように、プリアンブルXでは、1〜3ビット目の3T区間及び4〜6ビット目の3T区間の周期が共に502nsになり(13ns伸長し)、7ビット目の1T区間の周期が145nsになり(18ns収縮し)、8ビット目の1T区間の周期が155nsになった(8ns収縮した)。また、プリアンブルYでは、1〜3ビット目の3T区間の周期が499nsになり(10ns伸長し)、4〜5ビット目の2T区間の周期が326nsになり(変化なし)、6ビット目の1T区間の周期が145nsになり(18ns収縮し)、7〜8ビット目の2T区間の周期が334nsになった(8ns伸長した)。プリアンブルX,Yの全体の時間長には、変化はなかった。
【0034】
AES/EBUデジタルオーディオ信号の伝送時にプリアンブルにおいてこの図3Bのような波形周期の乱れが生じる場合、図2に示したデジタル信号伝送装置10では、この波形周期の乱れとは逆の方向に乱れの大きさに対応する分だけ波形周期を増減させるように周期制御回路5でのプリアンブルの波形周期の増減制御量を設定することにより、伝送時のプリアンブルの波形周期の乱れを補正する(相殺する)ことが可能になる。
【0035】
図4は、周期制御回路5によって図3Bの波形周期の乱れとは逆の方向に乱れの大きさに対応する分だけ波形周期を増減させたプリアンブルX,Yを示す。プリアンブルXについては、1〜3ビット目の3T区間及び4〜6ビット目の3T区間が書き込まれたデュアルポートRAM1のアドレスに対して、共に送信クロック6.144MHzの1周期の2.85倍の時間の間繰り返し読出しを行わせ、7ビット目の1T区間が書き込まれたデュアルポートRAM1のアドレスに対して、送信クロック6.144MHzの1周期の1.2倍の時間の間繰り返し読出しを行わせ、8ビット目の1T区間が書き込まれたデュアルポートRAM1のアドレスに対して、送信クロック6.144MHzの1周期の1.1倍の時間の間繰り返し読出しを行わせることにより、1〜3ビット目の3T区間及び4〜6ビット目の3T区間の周期を共に2.85/3倍に減少させ(2.85Tと表記している)、7ビット目の1T区間の周期を1.2倍に増加させ(1.2Tと表記している)、8ビット目の1T区間の周期を1.1倍に増加させている(1.1Tと表記している)。これらの周期2.85T,2.85T,1.2T,1.1Tの波形の立上がり,立下がりの横側の影を付けた部分は、元の周期3T,3T,1T,1T(図1)との時間的なずれを示している。
【0036】
プリアンブルYについては、1〜3ビット目の3T区間が書き込まれたデュアルポートRAM1のアドレスに対して、送信クロック6.144MHzの1周期の2.9倍の時間の間繰り返し読出しを行わせ、4〜5ビット目の2T区間が書き込まれたデュアルポートRAM1のアドレスに対して、送信クロック6.144MHzの2周期分の時間(2T)の間繰り返し読出しを行わせ、6ビット目の1T区間が書き込まれたデュアルポートRAM1のアドレスに対して、送信クロック6.144MHzの1周期の1.2倍の時間の間繰り返し読出しを行わせ、7〜8ビット目の2T区間が書き込まれたデュアルポートRAM1のアドレスに対して、送信クロック6.144MHzの1周期の1.9倍の時間の間繰り返し読出しを行わせることにより、1〜3ビット目の3T区間の周期を2.9/3倍に減少させ(2.9Tと表記している)、4〜5ビット目の2T区間の周期を2Tのままにし、6ビット目の1T区間の周期を1.2倍に増加させ(1.2Tと表記している)、7〜8ビット目の2T区間の周期を1.9/2倍に減少させている(1.9Tと表記している)。これらの周期2.9T,2T,1.2T,1.9Tの波形の立上がり,立下がりの横側の影を付けた部分は、元の周期3T,2T,1T,2T(図1)との時間的なずれを示している。
【0037】
図3及び図4にはプリアンブルX,Yのみを示したが、プリアンブルZについても、全く同様にして伝送時の波形周期の乱れを補正することが可能である。
【0038】
このように、図2に示したデジタル信号伝送装置10では、AES/EBUデジタルオーディオ信号の伝送時のプリアンブルの波形周期の乱れを、この乱れとは逆の方向にプリアンブルの波形周期を増減させることによって補正することができる。
【0039】
そして、読出しクロックとして用いる高速クロックを生成するPLL6は、例えば汎用のPLD(Programmable Logic Device)やFPGA(Field Programmable Gate Array)に搭載されているものを用いればよい。したがって、出力信号のプリエンファシスや傾斜の制御を行うための専用デバイスを用いて波形周期の乱れを補正する場合や、ケーブルイコライザを用いて波形周期の乱れを補正する場合と比較して、ローコストであり、フレキシブルな集積化が可能である。
【0040】
また、AES/EBUデジタルオーディオ信号は、オーディオサンプリングレートによってクロックレートが相違する(例えばサンプリングレートが48kHzのときはクロックレートは6.144MHzであるがサンプリングレートが96kHzのときはクロックレートは12.288MHzである)ので伝送レートの幅が広いが、このように伝送レート幅が広い場合にも、伝送レートに合わせて周期制御回路5での波形周期の増減制御量を設定することにより、容易に波形周期の乱れを補正することができる。
【0041】
次に、図2に示したデジタル信号伝送装置10をオーディオ機器に搭載した例について説明する。図5は、このデジタル信号伝送装置10を搭載したAES/EBUデジタルオーディオルーティングスイッチャを示す図である。
【0042】
AES/EBUデジタルオーディオルーティングスイッチャ20は、基本的な構成として、複数チャンネルの入力部(入力ドライバーなど)DICH1〜DICHnと、複数チャンネルの出力部(出力ドライバーなど)DOCH1〜DOCHnと、各チャンネルの入力部に入力したAES/EBUデジタルオーディオ信号をそれぞれどの出力部から出力するかを切り替えるスイッチング部21と、内部を制御するCPU22とを有する放送用機器であるが、ここでは、各出力部DOCH1〜DOCHnの前段に、それぞれ図2に示したデジタル信号伝送装置10(互いに区別するためにデジタル信号伝送装置10−1〜10−nと表記している)が設けられている。
【0043】
例えば、入力部DICH1に入力したAES/EBUデジタルオーディオ信号が、スイッチング部21及びデジタル信号伝送装置10−1を介して出力部DOCH1から出力され、図5Aに示しているように、ケーブル30(例えば100メートル以上の長さのケーブル)を経由してVTR40に伝送されるとする。この場合に、VTR40に伝送されるAES/EBUデジタルオーディオ信号のプリアンブルの波形周期の乱れ(図3Bに例示したような乱れ)を補正するためには、まず、図5Bに示すように、VTR40からケーブル30を切り離して、ケーブル30で出力部DOCH1と入力部DICH1以外の入力部(図5Bでは入力部DICH2)とを接続するようにループバック接続を行う。
【0044】
そして、CPU22に、図6に示すような制御量設定処理を実行させる。この処理では、最初に、ループバック接続によってAES/EBUデジタルオーディオルーティングスイッチャ20に再入力されるAES/EBUデジタルオーディオ信号の波形のエッジ間の時間(立上がりとそれに続く立下がりとの間の時間、及び、立下がりとそれに続く立上がりとの間の時間)を内部のカウンタで計測することにより、AES/EBUデジタルオーディオ信号から、プリアンブルの3T区間を検出するとともに、その3T区間の波形周期の乱れ(図3Bに例示したような乱れ)を測定する(ステップS1)。
【0045】
そして、3T区間以上の周期の波形を検出すると、それに続く5ビット分の波形の周期を同様にしてエッジ間の時間の計測によって測定することにより、プリアンブルX,Y,Z(X,Yについては図1参照)のうちのいずれであるかを判別するとともに、その5ビット分の各区間(3T区間や2T区間や1T区間)の波形周期の乱れを測定する(ステップS2)。
【0046】
続いて、ステップS1及びS2で測定したそのプリアンブルの各区間の波形周期の乱れの方向とは逆の方向に、その乱れの大きさに対応する分だけそのプリアンブルの各区間の波形周期を増減させる(図4に例示したように増減させる)ように、そのAES/EBUデジタルオーディオ信号を出力する出力部の前段のデジタル信号伝送装置10(ここでは出力部DOCH1の前段のデジタル信号伝送装置10−1)内の周期制御回路5(図2)の制御量を算出する(ステップS3)。
【0047】
そして、その算出した制御量を示す情報をそのデジタル信号伝送装置10内の周期制御回路5に供給することにより、そのプリアンブルについてのその周期制御回路5の制御量を設定する(ステップS4)。
【0048】
続いて、プリアンブルX,Y,Zの全てについてステップS4までの処理によって制御量の設定を行ったか否かを判断する(ステップS5)。ノーであればステップS1に戻り、イエスになると処理を終了する。
【0049】
このようにしてプリアンブルX,Y,Zについてのデジタル信号伝送装置10−1内の周期制御回路5の制御量を設定した後、再び図5Aのようにケーブル30をVTR40に接続すれば、ケーブル30を経由してVTR40に伝送されるAES/EBUデジタルオーディオ信号のプリアンブルの波形周期の乱れが、デジタル信号伝送装置10−1によって補正される。
【0050】
次に、図2に示したデジタル信号伝送装置10を用いたデジタル信号伝送システムについて説明する。図7は、このデジタル信号伝送装置10を用いたデジタル信号伝送システムの一例を示す図である。
【0051】
このデジタル信号伝送システムは、AES/EBUデジタルオーディオルーティングスイッチャ50とVTR60とで構成されている。AES/EBUデジタルオーディオルーティングスイッチャ50は、図5に示したAES/EBUデジタルオーディオルーティングスイッチャ20と同様に入力部DICH1〜DICHn,出力部DOCH1〜DOCHn,スイッチング部51及びCPU52及びデジタル信号伝送装置10−1〜10−nを有するとともに、LANインタフェース53を有している。
【0052】
図7では、VTR60については、本発明に関連する構成部分として、オーディオ入力部DIと、オーディオ出力部DOと、内部を制御するCPU61と、LANインタフェース62とのみを示している。オーディオ出力部DOの前段には、図2に示したデジタル信号伝送装置10が設けられている。
【0053】
AES/EBUデジタルオーディオルーティングスイッチャ50の入力部DICH1に入力したAES/EBUデジタルオーディオ信号は、出力部DOCH1から出力され、ケーブル70(例えば100メートル以上の長さのケーブル)を経由してVTR60に伝送されて、オーディオ入力部DIに入力される。
【0054】
VTR60では、このAES/EBUデジタルオーディオ信号が、図示しない記録処理部に送られるとともに、そのままデジタル信号伝送装置10を介してオーディオ出力部DOから出力され、ケーブル70と等しい長さ及び特性(太さ、製造メーカーなど)のケーブル71を経由してAES/EBUデジタルオーディオルーティングスイッチャ50の入力部DICH2に入力される。
【0055】
この図7に示すようなAES/EBUデジタルオーディオルーティングスイッチャとVTRとのケーブル接続形態は、テレビジョン放送局内においてAES/EBUデジタルオーディオルーティングスイッチャ・VTR間でAES/EBUデジタルオーディオ信号を伝送するために通常行われているものである。
【0056】
AES/EBUデジタルオーディオルーティングスイッチャ50のLANインタフェース53とVTR60のLANインタフェース62とは、制御用のLAN80に接続されている。
【0057】
このデジタル信号伝送システムでは、AES/EBUデジタルオーディオルーティングスイッチャ50とVTR60とのケーブル70及び71での接続を切り離すことなく、VTR60に伝送されるAES/EBUデジタルオーディオ信号のプリアンブルの波形周期の乱れ(図3Bに例示したような乱れ)を補正する。図8は、そのためにAES/EBUデジタルオーディオルーティングスイッチャ50内のCPU52に実行させる制御量設定処理を示すフローチャートであり、図6に示した処理と同一内容のステップには同一符号を付して重複説明を省略する。
【0058】
この処理では、ステップS4の後に、ステップS3で算出した制御量を示す情報を、LANインタフェース53からLAN80経由でVTR60に送信する(ステップS10)。そしてステップS5に進む。
【0059】
VTR60内のCPU61は、この図8の処理によってAES/EBUデジタルオーディオルーティングスイッチャ50から送られた制御量の情報をLANインタフェース62から取得して、デジタル信号伝送装置10内の周期制御回路5(図2)の制御量を、その情報が示す制御量に設定する。
【0060】
このように、このデジタル信号伝送システムでは、AES/EBUデジタルオーディオルーティングスイッチャ50が、VTR60から入力されたAES/EBUデジタルオーディオ信号の波形周期の乱れの測定結果に基づいてプリアンブルの波形周期を増減制御したAES/EBUデジタルオーディオ信号をVTR60に対して出力するとともに、VTR60も、AES/EBUデジタルオーディオルーティングスイッチャ50と同じだけプリアンブルの波形周期を増減制御したシリアルデジタル信号をAES/EBUデジタルオーディオルーティングスイッチャ50に対して出力する。
【0061】
そして、AES/EBUデジタルオーディオルーティングスイッチャ50からVTR60にAES/EBUデジタルオーディオ信号を伝送する(AES/EBUデジタルオーディオルーティングスイッチャ50の出力部DOCH1とVTR60の入力部DIとを接続する)ケーブル70と、VTR60からAES/EBUデジタルオーディオルーティングスイッチャ50にAES/EBUデジタルオーディオ信号を伝送する(VTR60の出力部D0とAES/EBUデジタルオーディオルーティングスイッチャ50の入力部DICH2とを接続する)ケーブル71とは、互いに長さ及び特性が等しい。
【0062】
これにより、VTR60に入力するAES/EBUデジタルオーディオ信号の波形周期の乱れとVTR60からオーディオルーティングスイッチャ50に入力するAES/EBUデジタルオーディオ信号の波形周期の乱れとが等しくなるので、オーディオルーティングスイッチャ50・VTR60間でAES/EBUデジタルオーディオ信号を伝送するための通常のケーブル接続形態のまま(オーディオルーティングスイッチャ50とVTR60との接続を切り離してオーディオルーティングスイッチャ50の出力部と入力部とをケーブルで接続するようなループバック接続を行うことなく)、オーディオルーティングスイッチャ50・VTR60間でのAES/EBUデジタルオーディオ信号の伝送時の波形周期の乱れを補正することができる。
【0063】
なお、以上に説明した実施の形態において、図5に示したAES/EBUデジタルオーディオルーティングスイッチャや、図7に示したデジタル信号伝送システムでは、CPUの処理によってデジタル信号伝送装置10内の周期制御回路5(図2)の制御量が自動的に設定されるようになっている。しかし、別の例として、ユーザが、AES/EBUデジタルオーディオルーティングスイッチャの操作パネル(図5や図7では図示を省略している)を用いてこの制御量を設定できるようにしてもよい。
【0064】
図9は、そのようなユーザの設定操作を可能にするための図8のCPU52の処理の変更例を示すフローチャートであり、図8に示した処理と同一内容のステップには同一符号を付して重複説明を省略する。
【0065】
この処理では、ステップS3の後に、プリアンブルX,Y,Zの全てについてステップS3までの処理によって制御量の算出を行ったか否かを判断する(ステップS20)。ノーであれば、ステップS1に戻る。
【0066】
ステップS20でイエスになると、ユーザが制御量を設定するための制御量設定画面を、操作パネルの表示部に表示させる(ステップS21)。
【0067】
図10は、このステップS21による制御量設定画面の表示例を示す図である。操作パネル90の表示部91の画面上側に、図9のステップS1及びS2での波形周期の乱れの測定結果(一例として、図3Bに示したプリアンブルXの乱れと同じものとしている)が数値で表示されている。また、この表示部91の画面下側に、ユーザが制御量を設定するための設定欄が表示されている。
【0068】
この設定欄では、図9のステップS3で算出した制御量による波形周期の増減量(一例として、図4に示したプリアンブルXについての増減量と同じものとしている)が推奨の制御量として波形で表示されるとともに、この推奨の制御量を選択するためのチェックボックス91aが表示されている。
【0069】
さらに、設定欄には、ユーザが任意の制御量を数値で入力して設定するための入力欄91bと、チェックボックス91aまたは入力欄91bでの設定内容を確定するための確定ボタン91cとが表示されている。
【0070】
図10には、プリアンブルXのみについて設定を行う画面を示しているが、プリアンブルX,Y,Zの全てについての設定を一つの画面で行うような制御量設定画面を表示させてもよいし、各プリアンブルX,Y,Zついての設定を別々の画面で行うような制御量設定画面を表示させてもよい。また、図10の例では波形周期の乱れの測定結果を数値で表示するとともに推奨の制御量を波形で表示しているが、波形周期の乱れの測定結果を波形で表示したり、推奨の制御量を数値で表示してもよい。
【0071】
ユーザは、操作パネル90の操作部92のポンティングデバイス(トラックパッドなど)92aやテンキー92bを操作することにより、この制御量設定画面で制御量を設定することができる。
【0072】
図10に示すように、ステップS21に続き、プリアンブルX,Y,Zの全てについての制御量設定画面での設定内容が確定するまで待機する(ステップS22)。
【0073】
設定内容が確定すると、制御量設定画面で設定されたプリアンブルX,Y,Zについての制御量を示す情報をデジタル信号伝送装置10(図7では出力部DOCH1の前段のデジタル信号伝送装置10−1)内の周期制御回路5に送ることにより、そのデジタル信号伝送装置10内の周期制御回路5の制御量を設定する(ステップS23)。
【0074】
続いて、制御量設定画面で設定されたプリアンブルX,Y,Zについての制御量を示す情報を、LANインタフェース53からLAN80経由でVTR60に送信する(ステップS24)。そして処理を終了する。
【0075】
また、以上に説明した実施の形態において、図7に示したデジタル信号伝送システムでは、AES/EBUデジタルオーディオルーティングスイッチャ50内のCPU52が、図8のステップS3で算出した制御量を示す情報を、LAN80経由でVTR60に送信している(図8のステップS10)。しかし、別の例として、この制御量を示す情報を、AES/EBUデジタルオーディオ信号のユーザデータ領域に格納して送信し、VTR60内のCPU61が、VTR60に入力したAES/EBUデジタルオーディオ信号のユーザデータ領域からこの情報を取得するようにしてもよい。
【0076】
また、以上に説明した実施の形態において、図5や図7の例では、図2に示したデジタル信号伝送装置10をAES/EBUデジタルオーディオルーティングスイッチャやVTRに搭載している。しかし、これに限らず、図2に示したデジタル信号伝送装置10は、AES/EBUデジタルオーディオルーティングスイッチャやVTR以外のオーディオ機器(例えばオーディオミキサなど)にも搭載してよい。
【0077】
また、以上に説明した実施の形態では、AES/EBUデジタルオーディオ信号の波形周期の乱れを解消するために本発明を適用している。しかし、これに限らず、本発明は、AES/EBUデジタルオーディオ信号以外の固定クロックレートのシリアルデジタル信号(SDIフォーマットのデジタルビデオ信号,LTCタイムコードなど)の波形周期の乱れを解消するためにも適用してよい。
【図面の簡単な説明】
【0078】
【図1】AES/EBUデジタルオーディオ信号のプリアンブルX,Yの波形を示す図である。
【図2】本発明を適用したデジタル信号伝送装置の構成例を示すブロック図である。
【図3】AES/EBUデジタルオーディオ信号の長距離伝送時のプリアンブルX,Yの波形周期の乱れの実測例を示す図である。
【図4】周期制御回路によって波形周期を増減制御したプリアンブルX,Yの波形を示す図である。
【図5】図2のデジタル信号伝送装置を搭載したAES/EBUデジタルオーディオルーティングスイッチャを示す図である。
【図6】図5のCPUが実行する制御量設定処理を示すフローチャートである。
【図7】図2のデジタル信号伝送装置を用いたデジタル信号伝送システムを例示する図である。
【図8】図7のAES/EBUデジタルオーディオルーティングスイッチャ内のCPUが実行する制御量設定処理を示すフローチャートである。
【図9】図7のAES/EBUデジタルオーディオルーティングスイッチャ内のCPUが実行する制御量設定処理の変更例を示すフローチャートである。
【図10】図9の処理による制御量設定画面の表示例を示す図である。
【符号の説明】
【0079】
1 デュアルポートRAM、 2 ライトアドレスジェネレータ、 3 リードアドレスジェネレータ、 4 プリアンブル検出回路、 5 周期制御回路、 6 PLL、 10 デジタル信号伝送装置、 20 AES/EBUデジタルオーディオルーティングスイッチャ、 22 CPU、 30 ケーブル、 50 AES/EBUデジタルオーディオルーティングスイッチャ、 52 CPU、 60 VTR、 61 CPU、 70,71 ケーブル、 80 LAN
【技術分野】
【0001】
本発明は、固定クロックレートのシリアルデジタル信号を長距離伝送するための装置,方法及びシステムに関する。
【背景技術】
【0002】
テレビジョン放送局内では、AES/EBUデジタルオーディオ信号,SDIフォーマットのデジタルビデオ信号,LTCタイムコードといった固定クロックレートのシリアルデジタル信号が、スイッチャ,ミキサー,VTRなどの様々な放送用機器の間で伝送されている。
【0003】
こうした固定クロックレートのシリアルデジタル信号を長距離のケーブルを経由して伝送すると、伝送時に信号波形の周期に乱れが生じることがある。例えばAES/EBUデジタルオーディオ信号には、サブフレームを識別する目的などで、バイフェースマークエンコードの規則に従わないプリアンブルX,Y,Zが含まれており、図1にはそのうちのプリアンブルX,Yの波形を示しているが、伝送時に、これらのプリアンブルにおいて、クロック3周期分の波形の区間(3T区間と呼んでいる)やクロック2周期分の波形の区間(2T区間と呼んでいる)の周期が伸長したり、クロック1周期分の波形の区間(1T区間と呼んでいる)の周期が収縮することがある。
【0004】
従来、こうしたシリアルデジタル信号の伝送時の波形周期の乱れを補正するためには、次の(1)〜(3)のような方法がとられていた。
(1)シリアルデジタル信号の出力側の機器が、出力信号をプリエンファシスする。
(2)シリアルデジタル信号の出力側の機器が、出力信号の傾斜を制御する(シリアルデジタル信号の出力ドライバーとして多値出力ドライバーを用いた類似手法もある)。
(3)シリアルデジタル信号の入力側の機器が、入力信号をケーブルイコライザにかける。
【0005】
しかし、出力信号のプリエンファシスや傾斜の制御を行うための専用デバイスや、ケーブルイコライザは、比較的コストが高く、またフレキシブルに集積化することが困難であった。
【0006】
また、AES/EBUデジタルオーディオ信号の場合には、オーディオサンプリングレートによってクロックレートが相違する(例えばサンプリングレートが48kHzのときはクロックレートは6.144MHzであるがサンプリングレートが96kHzのときはクロックレートは12.288MHzである)ので、伝送レートの幅が広く、ケーブルイコライザの設計も困難であった。
【0007】
他方、伝送対象のシリアルデジタル信号に対する補正信号を生成し、この補正信号を加算したシリアルデジタル信号を出力するようにした技術も従来から提案されている(例えば特許文献1参照)。しかし、この技術も、補正信号を生成するための専用デバイスが必要になるので、やはりコストが高くなるとともに集積化が困難になる。
【0008】
【特許文献1】特開2006−352374号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
本発明は、上述の点に鑑み、固定クロックレートのシリアルデジタル信号の伝送時の波形周期の乱れを、ローコスト且つフレキシブルな集積化が可能なデバイスを用いて補正し、しかも伝送レート幅が広い場合にも容易に補正することを課題とする。
【課題を解決するための手段】
【0010】
上記課題を解決するため、本発明に係るデジタル信号伝送装置は、固定クロックレートのシリアルデジタル信号を伝送するデジタル信号伝送装置において、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段と、
入力された前記シリアルデジタル信号が書き込まれ、書き込まれた前記シリアルデジタル信号が、前記クロック生成手段で生成されたクロックを読出しクロックとして読み出される記憶手段と、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する周期制御手段と
を備えたことを特徴とする。
【0011】
また、本発明に係るデジタル信号伝送方法は、固定クロックレートのシリアルデジタル信号を伝送するデジタル信号伝送方法において、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成する第1のステップと、
入力された前記シリアルデジタル信号を記憶手段に書き込み、前記記憶手段に書き込んだ前記シリアルデジタル信号を、前記第1のステップで生成したクロックを読出しクロックとして読み出す第2のステップと、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する第3のステップと
を有することを特徴とする。
【0012】
このデジタル信号伝送装置,デジタル信号伝送方法では、伝送対象のシリアルデジタル信号のクロックレートよりも高速なクロックを生成する。そして、入力されたシリアルデジタル信号を記憶手段に書き込み、この記憶手段からこの高速クロックを読出しクロックとしてシリアルデジタル信号を読み出すとともに、この記憶手段の読出しアドレスを制御することにより、読み出されるシリアルデジタル信号の波形周期を増減制御する。
【0013】
このようにシリアルデジタル信号の波形周期を増減制御することができるので、シリアルデジタル信号の伝送時の波形周期の乱れを、この乱れとは逆の方向に波形周期を増減させることによって補正する(相殺する)ことが可能になる。
【0014】
そして、読出しクロックとして用いる高速クロックを生成するデバイスとしては、例えば汎用のPLD(Programmable Logic Device)またはFPGA(Field Programmable Gate Array)に搭載されたPLL(Phase-Locked Loop)を用いればよい。したがって、出力信号のプリエンファシスや傾斜の制御を行うための専用デバイスを用いて波形周期の乱れを補正する場合や、ケーブルイコライザを用いて波形周期の乱れを補正する場合と比較して、ローコストであり、フレキシブルな集積化が可能である。
【0015】
また、伝送レート幅が広い場合にも、伝送レートに合わせて波形周期の増減制御量を設定することにより、容易に波形周期の乱れを補正することができる。
【0016】
次に、本発明に係るデジタル信号伝送システムは、それぞれ固定クロックレートのシリアルデジタル信号の入力部と出力部とを有する第1の機器及び第2の機器から成るデジタル信号伝送システムにおいて、
前記第1の機器は、
前記入力部に入力された前記シリアルデジタル信号の波形周期の乱れを測定する測定手段と、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段と、
前記入力部に入力された前記シリアルデジタル信号が書き込まれ、書き込まれた前記シリアルデジタル信号が、前記クロック生成手段で生成されたクロックを読出しクロックとして読み出される記憶手段と、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する周期制御手段と、
前記測定手段の測定結果に基づいて前記周期制御手段の制御量を設定する設定手段と、
前記設定手段で設定された前記制御量を示す情報を前記第2の機器に送信する情報送信手段と
を備え、前記記憶手段から読み出された前記シリアルデジタル信号が前記出力部から出力され、
前記第2の機器は、
前記第1の機器の前記情報送信手段から送信された前記制御量を示す情報を取得する情報取得手段と、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段と、
前記入力部に入力された前記シリアルデジタル信号が書き込まれ、書き込まれた前記シリアルデジタル信号が、前記クロック生成手段で生成されたクロックを読出しクロックとして読み出される記憶手段と、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する周期制御手段と、
前記周期制御手段の制御量を、前記情報取得手段で取得された情報が示す制御量に設定する設定手段と
を備え、前記記憶手段から読み出された前記シリアルデジタル信号が前記出力部から出力される
ことを特徴とする。
【0017】
このデジタル信号伝送システムでは、第1の機器は、入力部に入力されたシリアルデジタル信号の波形周期の乱れを測定する。また、このシリアルデジタル信号のクロックレートよりも高速なクロックを生成し、入力されたシリアルデジタル信号を記憶手段に書き込み、この記憶手段からこの高速クロックを読出しクロックとしてシリアルデジタル信号を読み出すとともに、波形周期の乱れの測定結果に基づいて設定された制御量だけ読出しアドレスを制御することにより、読み出されるシリアルデジタル信号の波形周期を増減制御する。そして、記憶手段から読み出されたシリアルデジタル信号を出力部から出力するとともに、設定した読出しアドレスの制御量を示す情報を第2の機器に送信する。
【0018】
第2の機器は、第1の機器から送信されたこの制御量を示す情報を取得する。また、このシリアルデジタル信号のクロックレートよりも高速なクロックを生成し、入力されたシリアルデジタル信号を記憶手段に書き込み、この記憶手段からこの高速クロックを読出しクロックとしてシリアルデジタル信号を読み出すとともに、取得した情報が示す制御量だけ読出しアドレスを制御することにより、読み出されるシリアルデジタル信号の波形周期を増減制御する。そして、記憶手段から読み出されたシリアルデジタル信号を出力部から出力する。
【0019】
このように、第1の機器が、入力シリアルデジタル信号の波形周期の乱れの測定結果に基づいて波形周期を増減制御したシリアルデジタル信号を出力するとともに、第2の機器も、第1の機器と同じだけ波形周期を増減制御したシリアルデジタル信号を出力する。
【0020】
したがって、第1の機器の出力部・第2の機器の入力部間と、第2の機器の出力部・第1の機器の入力部間とを互いに等しい長さのケーブルで接続すれば、第2の機器に入力するシリアルデジタル信号の波形周期の乱れと第1の機器に入力するシリアルデジタル信号の波形周期の乱れとが等しくなるので、第1の機器・第2の機器間でシリアルデジタル信号を伝送するための通常のケーブル接続形態のまま(第1の機器と第2の機器との接続を切り離して第1の機器の出力部と入力部とをケーブルで接続するようなループバック接続を行うことなく)、第1の機器・第2の機器間でのシリアルデジタル信号の伝送時の波形周期の乱れを測定してその乱れを補正することができる。
【0021】
そして、読出しクロックとして用いる高速クロックを生成するデバイスとしては、例えば汎用のPLDまたはFPGAに搭載されたPLLを用いればよいので、ローコストであり、フレキシブルな集積化が可能である。
【0022】
また、伝送レート幅が広い場合にも、伝送レートに合わせて波形周期の増減制御量を設定することにより、容易に波形周期の乱れを補正することができる。
【発明の効果】
【0023】
本発明に係るデジタル信号伝送装置,デジタル信号伝送方法によれば、固定クロックレートのシリアルデジタル信号の伝送時の波形周期の乱れを、ローコスト且つフレキシブルな集積化が可能なデバイスを用いて補正でき、しかも伝送レート幅が広い場合にも容易に補正できるという効果が得られる。
【0024】
本発明に係るデジタル信号伝送システムによれば、第1の機器・第2の機器間での固定クロックレートのシリアルデジタル信号の伝送時の波形周期の乱れを、ローコスト且つフレキシブルな集積化が可能なデバイスを用いて補正でき、しかも伝送レート幅が広い場合にも容易に補正でき、さらに、第1の機器・第2の機器間でシリアルデジタル信号を伝送するための通常のケーブル接続形態のまま(第1の機器と第2の機器との接続を切り離して第1の機器の出力部と入力部とをケーブルで接続するようなループバック接続を行うことなく)補正できるという効果が得られる。
【発明を実施するための最良の形態】
【0025】
以下、本発明の実施の形態を、図面を用いて具体的に説明する。図2は、本発明を適用したデジタル信号伝送装置の構成例を示すブロック図である。このデジタル信号伝送装置10は、AES/EBUデジタルオーディオ信号のプリアンブルの波形周期の乱れを補正するためのものであり、デュアルポートRAM1と、デュアルポートRAM1に対する書込みアドレス,読出しアドレスをそれぞれ生成するライトアドレスジェネレータ2,リードアドレスジェネレータ3と、AES/EBUデジタルオーディオ信号のプリアンブルを検出するプリアンブル検出回路4と、周期制御回路5と、PLL(Phase-Locked Loop)6とで構成されている。
【0026】
デュアルポートRAM1には、入力されたAES/EBUデジタルオーディオ信号が、そのAES/EBUデジタルオーディオ信号の送信クロック(例えば、AES/EBUデジタルオーディオ信号のサンプリングレートが48kHzのときは6.144MHzのクロック)を書込みクロックとして書き込まれる。
【0027】
ライトアドレスジェネレータ2は、現在の書込みアドレスの情報を、プリアンブル検出回路4に常時供給する。プリアンブル検出回路4は、プリアンブルを検出したタイミングでライトアドレスジェネレータ2から供給された書込みアドレスを示す情報(すなわちプリアンブルの書込みアドレスを示す情報)を、周期制御回路5に供給する。
【0028】
PLL6は、AES/EBUデジタルオーディオ信号の送信クロックよりも高速のクロック(一例として、送信クロック6.144MHzの162倍である995.328MHz≒1GHzのクロックとする)を生成する。
【0029】
デュアルポートRAM1は、FIFOメモリとして用いられ、書き込まれたAES/EBUデジタルオーディオ信号が、PLL6で生成されたクロックを読出しクロックとして読み出される。すなわち、送信クロックが6.144MHzであるとすると、AES/EBUデジタルオーディオ信号の送信クロック1周期分の波形の時間長は1/6144000≒163ns(ナノ秒)なので、その波形が書き込まれたアドレスに対して、PLL6で生成されたクロックを読出しクロックとして163ナノ秒の間繰り返し読み出しを行うことにより、その波形が読み出される。
【0030】
周期制御回路5は、プリアンブル検出回路4から供給されるプリアンブルの書込みアドレスの情報に基づき、プリアンブルを読み出す際のデュアルポートRAM1の読出しアドレスを制御することによってプリアンブルの波形周期を増減制御する周期制御信号を、リードアドレスジェネレータ3に供給する。
【0031】
AES/EBUデジタルオーディオ信号を長距離のケーブルを経由して伝送する場合には、バイフェースマークエンコードの規則に従わないプリアンブルにおいて、クロック3周期分の波形の区間(3T区間)やクロック2周期分の波形の区間(2T区間)の周期が伸長したり、クロック1周期分の波形の区間(1T区間)の周期が収縮することがある。
【0032】
図3は、AES/EBUデジタルオーディオ信号を長距離のケーブルを経由して伝送した際の、プリアンブルX,Yの波形周期の乱れの実測例を示す図である。送信クロックが6.144MHzであるとすると、波形周期に乱れがない場合、図3Aに示すように、プリアンブルX,Yの全体の時間長は1.302μs(マイクロ秒)であり、その3T区間,2T区間,1T区間の周期はそれぞれ489ns,326ns,163nsである。
【0033】
これに対し、長さ300メートルのケーブルを経由してAES/EBUデジタルオーディオ信号を伝送した後では、図3Bに示すように、プリアンブルXでは、1〜3ビット目の3T区間及び4〜6ビット目の3T区間の周期が共に502nsになり(13ns伸長し)、7ビット目の1T区間の周期が145nsになり(18ns収縮し)、8ビット目の1T区間の周期が155nsになった(8ns収縮した)。また、プリアンブルYでは、1〜3ビット目の3T区間の周期が499nsになり(10ns伸長し)、4〜5ビット目の2T区間の周期が326nsになり(変化なし)、6ビット目の1T区間の周期が145nsになり(18ns収縮し)、7〜8ビット目の2T区間の周期が334nsになった(8ns伸長した)。プリアンブルX,Yの全体の時間長には、変化はなかった。
【0034】
AES/EBUデジタルオーディオ信号の伝送時にプリアンブルにおいてこの図3Bのような波形周期の乱れが生じる場合、図2に示したデジタル信号伝送装置10では、この波形周期の乱れとは逆の方向に乱れの大きさに対応する分だけ波形周期を増減させるように周期制御回路5でのプリアンブルの波形周期の増減制御量を設定することにより、伝送時のプリアンブルの波形周期の乱れを補正する(相殺する)ことが可能になる。
【0035】
図4は、周期制御回路5によって図3Bの波形周期の乱れとは逆の方向に乱れの大きさに対応する分だけ波形周期を増減させたプリアンブルX,Yを示す。プリアンブルXについては、1〜3ビット目の3T区間及び4〜6ビット目の3T区間が書き込まれたデュアルポートRAM1のアドレスに対して、共に送信クロック6.144MHzの1周期の2.85倍の時間の間繰り返し読出しを行わせ、7ビット目の1T区間が書き込まれたデュアルポートRAM1のアドレスに対して、送信クロック6.144MHzの1周期の1.2倍の時間の間繰り返し読出しを行わせ、8ビット目の1T区間が書き込まれたデュアルポートRAM1のアドレスに対して、送信クロック6.144MHzの1周期の1.1倍の時間の間繰り返し読出しを行わせることにより、1〜3ビット目の3T区間及び4〜6ビット目の3T区間の周期を共に2.85/3倍に減少させ(2.85Tと表記している)、7ビット目の1T区間の周期を1.2倍に増加させ(1.2Tと表記している)、8ビット目の1T区間の周期を1.1倍に増加させている(1.1Tと表記している)。これらの周期2.85T,2.85T,1.2T,1.1Tの波形の立上がり,立下がりの横側の影を付けた部分は、元の周期3T,3T,1T,1T(図1)との時間的なずれを示している。
【0036】
プリアンブルYについては、1〜3ビット目の3T区間が書き込まれたデュアルポートRAM1のアドレスに対して、送信クロック6.144MHzの1周期の2.9倍の時間の間繰り返し読出しを行わせ、4〜5ビット目の2T区間が書き込まれたデュアルポートRAM1のアドレスに対して、送信クロック6.144MHzの2周期分の時間(2T)の間繰り返し読出しを行わせ、6ビット目の1T区間が書き込まれたデュアルポートRAM1のアドレスに対して、送信クロック6.144MHzの1周期の1.2倍の時間の間繰り返し読出しを行わせ、7〜8ビット目の2T区間が書き込まれたデュアルポートRAM1のアドレスに対して、送信クロック6.144MHzの1周期の1.9倍の時間の間繰り返し読出しを行わせることにより、1〜3ビット目の3T区間の周期を2.9/3倍に減少させ(2.9Tと表記している)、4〜5ビット目の2T区間の周期を2Tのままにし、6ビット目の1T区間の周期を1.2倍に増加させ(1.2Tと表記している)、7〜8ビット目の2T区間の周期を1.9/2倍に減少させている(1.9Tと表記している)。これらの周期2.9T,2T,1.2T,1.9Tの波形の立上がり,立下がりの横側の影を付けた部分は、元の周期3T,2T,1T,2T(図1)との時間的なずれを示している。
【0037】
図3及び図4にはプリアンブルX,Yのみを示したが、プリアンブルZについても、全く同様にして伝送時の波形周期の乱れを補正することが可能である。
【0038】
このように、図2に示したデジタル信号伝送装置10では、AES/EBUデジタルオーディオ信号の伝送時のプリアンブルの波形周期の乱れを、この乱れとは逆の方向にプリアンブルの波形周期を増減させることによって補正することができる。
【0039】
そして、読出しクロックとして用いる高速クロックを生成するPLL6は、例えば汎用のPLD(Programmable Logic Device)やFPGA(Field Programmable Gate Array)に搭載されているものを用いればよい。したがって、出力信号のプリエンファシスや傾斜の制御を行うための専用デバイスを用いて波形周期の乱れを補正する場合や、ケーブルイコライザを用いて波形周期の乱れを補正する場合と比較して、ローコストであり、フレキシブルな集積化が可能である。
【0040】
また、AES/EBUデジタルオーディオ信号は、オーディオサンプリングレートによってクロックレートが相違する(例えばサンプリングレートが48kHzのときはクロックレートは6.144MHzであるがサンプリングレートが96kHzのときはクロックレートは12.288MHzである)ので伝送レートの幅が広いが、このように伝送レート幅が広い場合にも、伝送レートに合わせて周期制御回路5での波形周期の増減制御量を設定することにより、容易に波形周期の乱れを補正することができる。
【0041】
次に、図2に示したデジタル信号伝送装置10をオーディオ機器に搭載した例について説明する。図5は、このデジタル信号伝送装置10を搭載したAES/EBUデジタルオーディオルーティングスイッチャを示す図である。
【0042】
AES/EBUデジタルオーディオルーティングスイッチャ20は、基本的な構成として、複数チャンネルの入力部(入力ドライバーなど)DICH1〜DICHnと、複数チャンネルの出力部(出力ドライバーなど)DOCH1〜DOCHnと、各チャンネルの入力部に入力したAES/EBUデジタルオーディオ信号をそれぞれどの出力部から出力するかを切り替えるスイッチング部21と、内部を制御するCPU22とを有する放送用機器であるが、ここでは、各出力部DOCH1〜DOCHnの前段に、それぞれ図2に示したデジタル信号伝送装置10(互いに区別するためにデジタル信号伝送装置10−1〜10−nと表記している)が設けられている。
【0043】
例えば、入力部DICH1に入力したAES/EBUデジタルオーディオ信号が、スイッチング部21及びデジタル信号伝送装置10−1を介して出力部DOCH1から出力され、図5Aに示しているように、ケーブル30(例えば100メートル以上の長さのケーブル)を経由してVTR40に伝送されるとする。この場合に、VTR40に伝送されるAES/EBUデジタルオーディオ信号のプリアンブルの波形周期の乱れ(図3Bに例示したような乱れ)を補正するためには、まず、図5Bに示すように、VTR40からケーブル30を切り離して、ケーブル30で出力部DOCH1と入力部DICH1以外の入力部(図5Bでは入力部DICH2)とを接続するようにループバック接続を行う。
【0044】
そして、CPU22に、図6に示すような制御量設定処理を実行させる。この処理では、最初に、ループバック接続によってAES/EBUデジタルオーディオルーティングスイッチャ20に再入力されるAES/EBUデジタルオーディオ信号の波形のエッジ間の時間(立上がりとそれに続く立下がりとの間の時間、及び、立下がりとそれに続く立上がりとの間の時間)を内部のカウンタで計測することにより、AES/EBUデジタルオーディオ信号から、プリアンブルの3T区間を検出するとともに、その3T区間の波形周期の乱れ(図3Bに例示したような乱れ)を測定する(ステップS1)。
【0045】
そして、3T区間以上の周期の波形を検出すると、それに続く5ビット分の波形の周期を同様にしてエッジ間の時間の計測によって測定することにより、プリアンブルX,Y,Z(X,Yについては図1参照)のうちのいずれであるかを判別するとともに、その5ビット分の各区間(3T区間や2T区間や1T区間)の波形周期の乱れを測定する(ステップS2)。
【0046】
続いて、ステップS1及びS2で測定したそのプリアンブルの各区間の波形周期の乱れの方向とは逆の方向に、その乱れの大きさに対応する分だけそのプリアンブルの各区間の波形周期を増減させる(図4に例示したように増減させる)ように、そのAES/EBUデジタルオーディオ信号を出力する出力部の前段のデジタル信号伝送装置10(ここでは出力部DOCH1の前段のデジタル信号伝送装置10−1)内の周期制御回路5(図2)の制御量を算出する(ステップS3)。
【0047】
そして、その算出した制御量を示す情報をそのデジタル信号伝送装置10内の周期制御回路5に供給することにより、そのプリアンブルについてのその周期制御回路5の制御量を設定する(ステップS4)。
【0048】
続いて、プリアンブルX,Y,Zの全てについてステップS4までの処理によって制御量の設定を行ったか否かを判断する(ステップS5)。ノーであればステップS1に戻り、イエスになると処理を終了する。
【0049】
このようにしてプリアンブルX,Y,Zについてのデジタル信号伝送装置10−1内の周期制御回路5の制御量を設定した後、再び図5Aのようにケーブル30をVTR40に接続すれば、ケーブル30を経由してVTR40に伝送されるAES/EBUデジタルオーディオ信号のプリアンブルの波形周期の乱れが、デジタル信号伝送装置10−1によって補正される。
【0050】
次に、図2に示したデジタル信号伝送装置10を用いたデジタル信号伝送システムについて説明する。図7は、このデジタル信号伝送装置10を用いたデジタル信号伝送システムの一例を示す図である。
【0051】
このデジタル信号伝送システムは、AES/EBUデジタルオーディオルーティングスイッチャ50とVTR60とで構成されている。AES/EBUデジタルオーディオルーティングスイッチャ50は、図5に示したAES/EBUデジタルオーディオルーティングスイッチャ20と同様に入力部DICH1〜DICHn,出力部DOCH1〜DOCHn,スイッチング部51及びCPU52及びデジタル信号伝送装置10−1〜10−nを有するとともに、LANインタフェース53を有している。
【0052】
図7では、VTR60については、本発明に関連する構成部分として、オーディオ入力部DIと、オーディオ出力部DOと、内部を制御するCPU61と、LANインタフェース62とのみを示している。オーディオ出力部DOの前段には、図2に示したデジタル信号伝送装置10が設けられている。
【0053】
AES/EBUデジタルオーディオルーティングスイッチャ50の入力部DICH1に入力したAES/EBUデジタルオーディオ信号は、出力部DOCH1から出力され、ケーブル70(例えば100メートル以上の長さのケーブル)を経由してVTR60に伝送されて、オーディオ入力部DIに入力される。
【0054】
VTR60では、このAES/EBUデジタルオーディオ信号が、図示しない記録処理部に送られるとともに、そのままデジタル信号伝送装置10を介してオーディオ出力部DOから出力され、ケーブル70と等しい長さ及び特性(太さ、製造メーカーなど)のケーブル71を経由してAES/EBUデジタルオーディオルーティングスイッチャ50の入力部DICH2に入力される。
【0055】
この図7に示すようなAES/EBUデジタルオーディオルーティングスイッチャとVTRとのケーブル接続形態は、テレビジョン放送局内においてAES/EBUデジタルオーディオルーティングスイッチャ・VTR間でAES/EBUデジタルオーディオ信号を伝送するために通常行われているものである。
【0056】
AES/EBUデジタルオーディオルーティングスイッチャ50のLANインタフェース53とVTR60のLANインタフェース62とは、制御用のLAN80に接続されている。
【0057】
このデジタル信号伝送システムでは、AES/EBUデジタルオーディオルーティングスイッチャ50とVTR60とのケーブル70及び71での接続を切り離すことなく、VTR60に伝送されるAES/EBUデジタルオーディオ信号のプリアンブルの波形周期の乱れ(図3Bに例示したような乱れ)を補正する。図8は、そのためにAES/EBUデジタルオーディオルーティングスイッチャ50内のCPU52に実行させる制御量設定処理を示すフローチャートであり、図6に示した処理と同一内容のステップには同一符号を付して重複説明を省略する。
【0058】
この処理では、ステップS4の後に、ステップS3で算出した制御量を示す情報を、LANインタフェース53からLAN80経由でVTR60に送信する(ステップS10)。そしてステップS5に進む。
【0059】
VTR60内のCPU61は、この図8の処理によってAES/EBUデジタルオーディオルーティングスイッチャ50から送られた制御量の情報をLANインタフェース62から取得して、デジタル信号伝送装置10内の周期制御回路5(図2)の制御量を、その情報が示す制御量に設定する。
【0060】
このように、このデジタル信号伝送システムでは、AES/EBUデジタルオーディオルーティングスイッチャ50が、VTR60から入力されたAES/EBUデジタルオーディオ信号の波形周期の乱れの測定結果に基づいてプリアンブルの波形周期を増減制御したAES/EBUデジタルオーディオ信号をVTR60に対して出力するとともに、VTR60も、AES/EBUデジタルオーディオルーティングスイッチャ50と同じだけプリアンブルの波形周期を増減制御したシリアルデジタル信号をAES/EBUデジタルオーディオルーティングスイッチャ50に対して出力する。
【0061】
そして、AES/EBUデジタルオーディオルーティングスイッチャ50からVTR60にAES/EBUデジタルオーディオ信号を伝送する(AES/EBUデジタルオーディオルーティングスイッチャ50の出力部DOCH1とVTR60の入力部DIとを接続する)ケーブル70と、VTR60からAES/EBUデジタルオーディオルーティングスイッチャ50にAES/EBUデジタルオーディオ信号を伝送する(VTR60の出力部D0とAES/EBUデジタルオーディオルーティングスイッチャ50の入力部DICH2とを接続する)ケーブル71とは、互いに長さ及び特性が等しい。
【0062】
これにより、VTR60に入力するAES/EBUデジタルオーディオ信号の波形周期の乱れとVTR60からオーディオルーティングスイッチャ50に入力するAES/EBUデジタルオーディオ信号の波形周期の乱れとが等しくなるので、オーディオルーティングスイッチャ50・VTR60間でAES/EBUデジタルオーディオ信号を伝送するための通常のケーブル接続形態のまま(オーディオルーティングスイッチャ50とVTR60との接続を切り離してオーディオルーティングスイッチャ50の出力部と入力部とをケーブルで接続するようなループバック接続を行うことなく)、オーディオルーティングスイッチャ50・VTR60間でのAES/EBUデジタルオーディオ信号の伝送時の波形周期の乱れを補正することができる。
【0063】
なお、以上に説明した実施の形態において、図5に示したAES/EBUデジタルオーディオルーティングスイッチャや、図7に示したデジタル信号伝送システムでは、CPUの処理によってデジタル信号伝送装置10内の周期制御回路5(図2)の制御量が自動的に設定されるようになっている。しかし、別の例として、ユーザが、AES/EBUデジタルオーディオルーティングスイッチャの操作パネル(図5や図7では図示を省略している)を用いてこの制御量を設定できるようにしてもよい。
【0064】
図9は、そのようなユーザの設定操作を可能にするための図8のCPU52の処理の変更例を示すフローチャートであり、図8に示した処理と同一内容のステップには同一符号を付して重複説明を省略する。
【0065】
この処理では、ステップS3の後に、プリアンブルX,Y,Zの全てについてステップS3までの処理によって制御量の算出を行ったか否かを判断する(ステップS20)。ノーであれば、ステップS1に戻る。
【0066】
ステップS20でイエスになると、ユーザが制御量を設定するための制御量設定画面を、操作パネルの表示部に表示させる(ステップS21)。
【0067】
図10は、このステップS21による制御量設定画面の表示例を示す図である。操作パネル90の表示部91の画面上側に、図9のステップS1及びS2での波形周期の乱れの測定結果(一例として、図3Bに示したプリアンブルXの乱れと同じものとしている)が数値で表示されている。また、この表示部91の画面下側に、ユーザが制御量を設定するための設定欄が表示されている。
【0068】
この設定欄では、図9のステップS3で算出した制御量による波形周期の増減量(一例として、図4に示したプリアンブルXについての増減量と同じものとしている)が推奨の制御量として波形で表示されるとともに、この推奨の制御量を選択するためのチェックボックス91aが表示されている。
【0069】
さらに、設定欄には、ユーザが任意の制御量を数値で入力して設定するための入力欄91bと、チェックボックス91aまたは入力欄91bでの設定内容を確定するための確定ボタン91cとが表示されている。
【0070】
図10には、プリアンブルXのみについて設定を行う画面を示しているが、プリアンブルX,Y,Zの全てについての設定を一つの画面で行うような制御量設定画面を表示させてもよいし、各プリアンブルX,Y,Zついての設定を別々の画面で行うような制御量設定画面を表示させてもよい。また、図10の例では波形周期の乱れの測定結果を数値で表示するとともに推奨の制御量を波形で表示しているが、波形周期の乱れの測定結果を波形で表示したり、推奨の制御量を数値で表示してもよい。
【0071】
ユーザは、操作パネル90の操作部92のポンティングデバイス(トラックパッドなど)92aやテンキー92bを操作することにより、この制御量設定画面で制御量を設定することができる。
【0072】
図10に示すように、ステップS21に続き、プリアンブルX,Y,Zの全てについての制御量設定画面での設定内容が確定するまで待機する(ステップS22)。
【0073】
設定内容が確定すると、制御量設定画面で設定されたプリアンブルX,Y,Zについての制御量を示す情報をデジタル信号伝送装置10(図7では出力部DOCH1の前段のデジタル信号伝送装置10−1)内の周期制御回路5に送ることにより、そのデジタル信号伝送装置10内の周期制御回路5の制御量を設定する(ステップS23)。
【0074】
続いて、制御量設定画面で設定されたプリアンブルX,Y,Zについての制御量を示す情報を、LANインタフェース53からLAN80経由でVTR60に送信する(ステップS24)。そして処理を終了する。
【0075】
また、以上に説明した実施の形態において、図7に示したデジタル信号伝送システムでは、AES/EBUデジタルオーディオルーティングスイッチャ50内のCPU52が、図8のステップS3で算出した制御量を示す情報を、LAN80経由でVTR60に送信している(図8のステップS10)。しかし、別の例として、この制御量を示す情報を、AES/EBUデジタルオーディオ信号のユーザデータ領域に格納して送信し、VTR60内のCPU61が、VTR60に入力したAES/EBUデジタルオーディオ信号のユーザデータ領域からこの情報を取得するようにしてもよい。
【0076】
また、以上に説明した実施の形態において、図5や図7の例では、図2に示したデジタル信号伝送装置10をAES/EBUデジタルオーディオルーティングスイッチャやVTRに搭載している。しかし、これに限らず、図2に示したデジタル信号伝送装置10は、AES/EBUデジタルオーディオルーティングスイッチャやVTR以外のオーディオ機器(例えばオーディオミキサなど)にも搭載してよい。
【0077】
また、以上に説明した実施の形態では、AES/EBUデジタルオーディオ信号の波形周期の乱れを解消するために本発明を適用している。しかし、これに限らず、本発明は、AES/EBUデジタルオーディオ信号以外の固定クロックレートのシリアルデジタル信号(SDIフォーマットのデジタルビデオ信号,LTCタイムコードなど)の波形周期の乱れを解消するためにも適用してよい。
【図面の簡単な説明】
【0078】
【図1】AES/EBUデジタルオーディオ信号のプリアンブルX,Yの波形を示す図である。
【図2】本発明を適用したデジタル信号伝送装置の構成例を示すブロック図である。
【図3】AES/EBUデジタルオーディオ信号の長距離伝送時のプリアンブルX,Yの波形周期の乱れの実測例を示す図である。
【図4】周期制御回路によって波形周期を増減制御したプリアンブルX,Yの波形を示す図である。
【図5】図2のデジタル信号伝送装置を搭載したAES/EBUデジタルオーディオルーティングスイッチャを示す図である。
【図6】図5のCPUが実行する制御量設定処理を示すフローチャートである。
【図7】図2のデジタル信号伝送装置を用いたデジタル信号伝送システムを例示する図である。
【図8】図7のAES/EBUデジタルオーディオルーティングスイッチャ内のCPUが実行する制御量設定処理を示すフローチャートである。
【図9】図7のAES/EBUデジタルオーディオルーティングスイッチャ内のCPUが実行する制御量設定処理の変更例を示すフローチャートである。
【図10】図9の処理による制御量設定画面の表示例を示す図である。
【符号の説明】
【0079】
1 デュアルポートRAM、 2 ライトアドレスジェネレータ、 3 リードアドレスジェネレータ、 4 プリアンブル検出回路、 5 周期制御回路、 6 PLL、 10 デジタル信号伝送装置、 20 AES/EBUデジタルオーディオルーティングスイッチャ、 22 CPU、 30 ケーブル、 50 AES/EBUデジタルオーディオルーティングスイッチャ、 52 CPU、 60 VTR、 61 CPU、 70,71 ケーブル、 80 LAN
【特許請求の範囲】
【請求項1】
固定クロックレートのシリアルデジタル信号を伝送するデジタル信号伝送装置において、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段と、
入力された前記シリアルデジタル信号が書き込まれ、書き込まれた前記シリアルデジタル信号が、前記クロック生成手段で生成されたクロックを読出しクロックとして読み出される記憶手段と、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する周期制御手段と
を備えたことを特徴とするデジタル信号伝送装置。
【請求項2】
請求項1に記載のデジタル信号伝送装置において、
入力された前記シリアルデジタル信号の波形周期の乱れを測定する測定手段と、
前記測定手段の測定結果に基づいて前記周期制御手段の制御量を設定する設定手段と
をさらに備えたことを特徴とするデジタル信号伝送装置。
【請求項3】
請求項2に記載のデジタル信号伝送装置において、
前記測定手段は、入力された前記シリアルデジタル信号の波形のエッジ間の時間を計測することにより、該シリアルデジタル信号の波形周期の乱れを測定する
ことを特徴とするデジタル信号伝送装置。
【請求項4】
請求項2に記載のデジタル信号伝送装置において、
前記設定手段は、前記測定手段で測定された波形周期の乱れの方向とは逆の方向に波形周期を増減させるように前記周期制御手段の制御量を設定する
ことを特徴とするデジタル信号伝送装置。
【請求項5】
請求項2に記載のデジタル信号伝送装置において、
前記設定手段は、前記測定手段の測定結果が表示される表示手段と、前記周期制御手段の制御量を設定する操作を行うための操作手段とを含む
ことを特徴とするデジタル信号伝送装置。
【請求項6】
請求項2に記載のデジタル信号伝送装置において、
前記シリアルデジタル信号はAES/EBUデジタルオーディオ信号であり、
前記測定手段は、AES/EBUデジタルオーディオ信号のプリアンブルの波形周期の乱れを測定し、
前記設定手段は、AES/EBUデジタルオーディオ信号のプリアンブルについて前記周期制御手段の制御量を設定する
ことを特徴とするデジタル信号伝送装置。
【請求項7】
請求項1に記載のデジタル信号伝送装置において、
前記クロック生成手段は、PLD(Programmable Logic Device)またはFPGA(Field Programmable Gate Array)に搭載されたPLL(Phase-Locked Loop)である
ことを特徴とするデジタル信号伝送装置。
【請求項8】
固定クロックレートのシリアルデジタル信号を伝送するデジタル信号伝送方法において、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成する第1のステップと、
入力された前記シリアルデジタル信号を記憶手段に書き込み、前記記憶手段に書き込んだ前記シリアルデジタル信号を、前記第1のステップで生成したクロックを読出しクロックとして読み出す第2のステップと、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する第3のステップと
を有することを特徴とするデジタル信号伝送方法。
【請求項9】
請求項8に記載のデジタル信号伝送方法において、
入力された前記シリアルデジタル信号の波形周期の乱れを測定する第4のステップと、
前記第4のステップの測定結果に基づいて前記第3のステップでの制御量を設定する第5のステップと
をさらに有することを特徴とするデジタル信号伝送方法。
【請求項10】
それぞれ固定クロックレートのシリアルデジタル信号の入力部と出力部とを有する第1の機器及び第2の機器から成るデジタル信号伝送システムにおいて、
前記第1の機器は、
前記入力部に入力された前記シリアルデジタル信号の波形周期の乱れを測定する測定手段と、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段と、
前記入力部に入力された前記シリアルデジタル信号が書き込まれ、書き込まれた前記シリアルデジタル信号が、前記クロック生成手段で生成されたクロックを読出しクロックとして読み出される記憶手段と、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する周期制御手段と、
前記測定手段の測定結果に基づいて前記周期制御手段の制御量を設定する設定手段と、
前記設定手段で設定された前記制御量を示す情報を前記第2の機器に送信する情報送信手段と
を備え、前記記憶手段から読み出された前記シリアルデジタル信号が前記出力部から出力され、
前記第2の機器は、
前記第1の機器の前記情報送信手段から送信された前記制御量を示す情報を取得する情報取得手段と、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段と、
前記入力部に入力された前記シリアルデジタル信号が書き込まれ、書き込まれた前記シリアルデジタル信号が、前記クロック生成手段で生成されたクロックを読出しクロックとして読み出される記憶手段と、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する周期制御手段と、
前記周期制御手段の制御量を、前記情報取得手段で取得された情報が示す制御量に設定する設定手段と
を備え、前記記憶手段から読み出された前記シリアルデジタル信号が前記出力部から出力される
ことを特徴とするデジタル信号伝送システム。
【請求項11】
請求項10に記載のデジタル信号伝送装置において、
前記第1の機器の前記出力部・前記第2の機器の前記入力部間と、前記第2の機器の前記出力部・前記第1の機器の前記入力部間とが、互いに等しい長さのケーブルで接続された
ことを特徴とするデジタル信号伝送システム。
【請求項1】
固定クロックレートのシリアルデジタル信号を伝送するデジタル信号伝送装置において、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段と、
入力された前記シリアルデジタル信号が書き込まれ、書き込まれた前記シリアルデジタル信号が、前記クロック生成手段で生成されたクロックを読出しクロックとして読み出される記憶手段と、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する周期制御手段と
を備えたことを特徴とするデジタル信号伝送装置。
【請求項2】
請求項1に記載のデジタル信号伝送装置において、
入力された前記シリアルデジタル信号の波形周期の乱れを測定する測定手段と、
前記測定手段の測定結果に基づいて前記周期制御手段の制御量を設定する設定手段と
をさらに備えたことを特徴とするデジタル信号伝送装置。
【請求項3】
請求項2に記載のデジタル信号伝送装置において、
前記測定手段は、入力された前記シリアルデジタル信号の波形のエッジ間の時間を計測することにより、該シリアルデジタル信号の波形周期の乱れを測定する
ことを特徴とするデジタル信号伝送装置。
【請求項4】
請求項2に記載のデジタル信号伝送装置において、
前記設定手段は、前記測定手段で測定された波形周期の乱れの方向とは逆の方向に波形周期を増減させるように前記周期制御手段の制御量を設定する
ことを特徴とするデジタル信号伝送装置。
【請求項5】
請求項2に記載のデジタル信号伝送装置において、
前記設定手段は、前記測定手段の測定結果が表示される表示手段と、前記周期制御手段の制御量を設定する操作を行うための操作手段とを含む
ことを特徴とするデジタル信号伝送装置。
【請求項6】
請求項2に記載のデジタル信号伝送装置において、
前記シリアルデジタル信号はAES/EBUデジタルオーディオ信号であり、
前記測定手段は、AES/EBUデジタルオーディオ信号のプリアンブルの波形周期の乱れを測定し、
前記設定手段は、AES/EBUデジタルオーディオ信号のプリアンブルについて前記周期制御手段の制御量を設定する
ことを特徴とするデジタル信号伝送装置。
【請求項7】
請求項1に記載のデジタル信号伝送装置において、
前記クロック生成手段は、PLD(Programmable Logic Device)またはFPGA(Field Programmable Gate Array)に搭載されたPLL(Phase-Locked Loop)である
ことを特徴とするデジタル信号伝送装置。
【請求項8】
固定クロックレートのシリアルデジタル信号を伝送するデジタル信号伝送方法において、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成する第1のステップと、
入力された前記シリアルデジタル信号を記憶手段に書き込み、前記記憶手段に書き込んだ前記シリアルデジタル信号を、前記第1のステップで生成したクロックを読出しクロックとして読み出す第2のステップと、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する第3のステップと
を有することを特徴とするデジタル信号伝送方法。
【請求項9】
請求項8に記載のデジタル信号伝送方法において、
入力された前記シリアルデジタル信号の波形周期の乱れを測定する第4のステップと、
前記第4のステップの測定結果に基づいて前記第3のステップでの制御量を設定する第5のステップと
をさらに有することを特徴とするデジタル信号伝送方法。
【請求項10】
それぞれ固定クロックレートのシリアルデジタル信号の入力部と出力部とを有する第1の機器及び第2の機器から成るデジタル信号伝送システムにおいて、
前記第1の機器は、
前記入力部に入力された前記シリアルデジタル信号の波形周期の乱れを測定する測定手段と、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段と、
前記入力部に入力された前記シリアルデジタル信号が書き込まれ、書き込まれた前記シリアルデジタル信号が、前記クロック生成手段で生成されたクロックを読出しクロックとして読み出される記憶手段と、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する周期制御手段と、
前記測定手段の測定結果に基づいて前記周期制御手段の制御量を設定する設定手段と、
前記設定手段で設定された前記制御量を示す情報を前記第2の機器に送信する情報送信手段と
を備え、前記記憶手段から読み出された前記シリアルデジタル信号が前記出力部から出力され、
前記第2の機器は、
前記第1の機器の前記情報送信手段から送信された前記制御量を示す情報を取得する情報取得手段と、
前記シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段と、
前記入力部に入力された前記シリアルデジタル信号が書き込まれ、書き込まれた前記シリアルデジタル信号が、前記クロック生成手段で生成されたクロックを読出しクロックとして読み出される記憶手段と、
前記記憶手段の読出しアドレスを制御することにより、前記記憶手段から読み出される前記シリアルデジタル信号の波形周期を増減制御する周期制御手段と、
前記周期制御手段の制御量を、前記情報取得手段で取得された情報が示す制御量に設定する設定手段と
を備え、前記記憶手段から読み出された前記シリアルデジタル信号が前記出力部から出力される
ことを特徴とするデジタル信号伝送システム。
【請求項11】
請求項10に記載のデジタル信号伝送装置において、
前記第1の機器の前記出力部・前記第2の機器の前記入力部間と、前記第2の機器の前記出力部・前記第1の機器の前記入力部間とが、互いに等しい長さのケーブルで接続された
ことを特徴とするデジタル信号伝送システム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2008−301094(P2008−301094A)
【公開日】平成20年12月11日(2008.12.11)
【国際特許分類】
【出願番号】特願2007−143897(P2007−143897)
【出願日】平成19年5月30日(2007.5.30)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成20年12月11日(2008.12.11)
【国際特許分類】
【出願日】平成19年5月30日(2007.5.30)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]