伝送線路装置とその終端処理方法
【課題】 伝送信号の反射による不要輻射を抑圧する。
【解決手段】 送信信号駆動等価回路部装置１１と信号受信等価回路部装置１３との間を基板伝送線路部装置１２で接続してパルス信号を伝送する伝送システムにおいて、伝送線路部装置１２の信号受信等価回路部装置１３に接続される端部に、伝送線路インピーダンス相当のインピーダンスを有する一次終端回路１２１を並列接続し、基板伝送線路部装置１２の信号受信等価回路部装置１３に接続される端部に、伝送線路インピーダンスの半分相当のインピーダンスを有する二次終端回路を直列接続する。
【解決手段】 送信信号駆動等価回路部装置１１と信号受信等価回路部装置１３との間を基板伝送線路部装置１２で接続してパルス信号を伝送する伝送システムにおいて、伝送線路部装置１２の信号受信等価回路部装置１３に接続される端部に、伝送線路インピーダンス相当のインピーダンスを有する一次終端回路１２１を並列接続し、基板伝送線路部装置１２の信号受信等価回路部装置１３に接続される端部に、伝送線路インピーダンスの半分相当のインピーダンスを有する二次終端回路を直列接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信側回路と受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置に係り、特に伝送線路におけるインピーダンス不整合を補償するための回路構成と終端処理方法に関する。
【背景技術】
【０００２】
周知のように、電気・電子回路において、送信側回路と受信側回路との間を伝送線路で接続して信号を伝送する場合には、伝送線路におけるインピーダンスの整合が要求される。例えば、信号源から伝送線路を介してＥＣＬ（エミッタ・カップルド・ロジック）にパルス駆動信号を送る場合には、ＥＣＬ入力端に接続される伝送線路の端部に終端抵抗を並列に接続して整合を確保している。また、ＡＳＩＣ（アプリケーション・スペシィフィック集積回路装置）によっては、予め入力段に終端抵抗を挿入したインピーダンス整合機能を備えるものもある。
【０００３】
しかしながら、上記のような従来のインピーダンス整合では、反射を低減できるものの、実際には信号の高周波成分は受信側回路入力端リード部のインダクタンス（またはキャパシタンス）により伝送信号の一部が反射され、送信側回路に伝達される。この反射信号は伝送線路インピーダンス不整合分に相当する信号であり、伝送線路の終端の部位においては、元信号にノイズとして重畳されて波形歪みを生じるばかりではなく、定在波（共振）は不要輻射（ＥＭＩ／ＥＭＣ：エレクトロ・マグネティック・インターフェース／エレクトロ・マグネティック・コンパチビリティ）として空間に放射される。この不要輻射は伝送信号の周波数が高くなるに従って大きくなる傾向があり、他の電子機器に悪影響を与えるため、早急な対処が求められている。
【０００４】
従来のマッチング手法の例として、非特許文献１に、アッテネータによるマッチング手法が記載されている。すなわち、この文献の第９章「新しい信号を生み出すミキサの動作」
に「ミキサの入出力にアッテネータを挿入してマッチングする」との記述があり、一般的な解釈はhttp://www1.sphere.ne.jp/i-lab/ilab/kairo/k5/k5_4a.htmに紹介されている。この紹介部分を以下に引用すると共に、図１４及び図１５にそれぞれその紹介部分で用いられる図５−５０「アッテネータの効果検証回路」、図５−５０「アッテネータの効果のシミュレーション結果」を示す。
【０００５】
＜引用部分＞
３ｄＢのアッテネータの挿入により何故リターンロスが６ｄＢ改善されるのか？
・（ｂ）の回路に入力された信号はアッテネータにより３ｄＢ減衰する。
・コンデンサに到達した信号はここで全反射される。
・反射された信号は、再びアッテネータを通過する時にまた３ｄＢ減衰する。
・こうして行と帰りでトータル６ｄＢ減衰される。
・リターンロスは入射電力と反射電力の比であるから、６ｄＢとなる。
・（ａ）が全反射で０ｄＢでしたから、６ｄＢ改善されたことになる。
【０００６】
上記説明を補足すると、リターンロスとは反射信号のことを示している。従来型では、抵抗の使用数が多くまた信号ロスが多いわりには、改善効果が少ないのが欠点である。
【非特許文献１】シミュレーションで始める高周波回路設計（ＣＱ出版社ISBN4-7898-3036-5）；http://www.cqpub.co.jp/hanbai/books/30/30361.htm
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以上述べたように、従来の伝送線路装置では、伝送信号の伝送レートが高くなるに従って反射による不要輻射が大きくなるにもかかわらず、十分な対策が施されていない。
【０００８】
本発明は、上記の問題を解決するためになされたもので、伝送信号の伝送レートによらず、伝送信号の反射による不要輻射を抑圧することのできる伝送線路装置とその終端処理方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記問題を解決するために、本発明は、送信側回路と受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置において、前記伝送線路の受信側回路に接続される端部に並列接続され、前記伝送線路のインピーダンス相当のインピーダンスを有する一次終端回路と、前記伝送線路の受信側回路に接続される端部に直列接続され、前記伝送線路のインピーダンスの半分相当のインピーダンスを有する二次終端回路とを具備して構成される。
【００１０】
また、送信側回路と信号入力段が終端処理された受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置において、前記伝送線路の受信側回路に接続される端部に並列接続され、前記伝送線路のインピーダンスの倍相当のインピーダンスを有する一次終端回路と、前記伝送線路の受信側回路に接続される端部に直列接続され、前記伝送線路のインピーダンスに相当するインピーダンスを有する二次終端回路とを具備して構成される。
【発明の効果】
【００１１】
本発明によれば、伝送線路に並列接続される一次終端回路と共に、伝送線路に直列接続される二次終端回路を備え、それぞれの終端回路のインピーダンスを伝送線路のインピーダンス、受信側回路入力段の終端構成に応じて設定しているので、反射信号に対するインピーダンス不整合が解消され、不要輻射を飛躍的に低減することが可能となる。よって、伝送信号の伝送レートによらず、伝送信号の反射による不要輻射を抑圧することのできる伝送線路装置とその終端処理方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１３】
図１は、本発明の実施形態に係る伝送線路装置の適用例として、送信信号駆動等価回路部装置１１で発生されるパルス駆動信号を、基板伝送線路部装置１２を介して信号受信等価回路部装置１３に伝送する伝送システム構成を示す等価回路構成を示す回路図である。
【００１４】
送信信号駆動等価回路部装置１１は、信号源Ｖ１にて、ハイレベルＶＨ＝１．５Ｖ、ローレベルＶＬ＝０．３Ｖのパルス信号（DRV）を発生し、抵抗Ｒ１＝３０Ωを介して駆動信号（Driver-out）を生成し、コンデンサＣ１＝５ｐＦ、コイルＬ１＝１ｎＨ、コンデンサＣ２＝０．４ｐＦによるＡＩＳＣリード等化回路（π型フィルタに相当）介して出力端子（Driver-Pad）から基板伝送線路部装置１２に出力する。ここで、ＡＩＳＣリード等化回路（π型フィルタに相当）から出力端子までの伝送部分をドライバパッケージ内伝送線路部（Package Delay）Ｔ１とし、インピーダンスＺ０＝５０Ω、遅延時間ＴＤ＝０．１ｎｓであるものとし、送信信号駆動等価回路部装置１１のインピーダンスＺｄｒｖは３０Ωであるものとする。
【００１５】
一方、信号受信等価回路部装置１３は、基板伝送線路部装置１２にて伝送されるパルス駆動信号を入力端子（ASIC-Pad）から取り込み、受信側回路パッケージ内伝送線路部Ｔ２（インピーダンスＺ０＝５０Ω、遅延時間０．１５ｎｓ）、コンデンサＣ３＝０．５ｐＦ、コイルＬ２＝０．８ｎＨ、抵抗Ｒ４＝１００ＫΩ、コンデンサＣ４＝４ｐＦによるＡＩＳＣリード等化回路（π型フィルタに相当）の入力段を介してＡＳＩＣ入力信号（ASIC-in）とする。この場合の伝送線路装置全体の基本構成は１．８V ＨＳＴＬ（High Speed Transceiver Logic）相当とする。
【００１６】
上記基板伝送線路部装置１２は、送信信号駆動等価回路部装置１１の出力端子（Driver-Pad）から取り込まれる駆動信号を信号受信等価回路部装置１３の入力端子（ASIC-Pad）に伝送する。その伝送線路上には伝送線路部Ｔ３（インピーダンスＺ０＝５０Ω、遅延時間０．５ｎｓ）が存在するものとする。基板伝送線路部装置１２の伝送出力端部には、抵抗Ｒ２＝５０Ω、定電圧源Ｖ２＝０．９Ｖによる一次終端回路が並列に接続され、さらに本発明の特徴とする二次終端回路としての抵抗Ｒ３が直列に接続される。
【００１７】
上記構成による伝送システムにおいて、まず二次終端回路（抵抗Ｒ３）が存在しない場合（Ｒ３＝０Ω）に、パルス駆動信号の波形が変化していく様子を図２に示す。図２において、（ａ）は送信信号駆動等価回路部装置１１の出力端子（Driver-Pad）、（ｂ）は基板伝送線路部装置１２の伝送線路部Ｔ２の通過点（Line-Sig）、（ｃ）は信号受信等価回路部装置１３の入力端子（ASIC-Pad）におけるパルス信号波形を示している。これらの図からわかるように、一次終端回路を通しても、信号受信等価回路部装置１３からの反射信号により共振が生じる（図の構成では８４０ＭＨｚ）。
【００１８】
図３は、上記構成において、８４０ＭＨｚ相当の信号を伝送した場合の各部出力波形を示している。図３において、（ａ）は信号源Ｖ１の出力電圧V(DRV)、（ｂ）は送信信号駆動等価回路部装置１１の出力端子電圧V(Driver-Pad)、（ｃ）は基板伝送線路部装置１２のライン電圧V(Line-Sig)、（ｄ）は信号受信等価回路部装置１３の入力段出力電圧V(ASIC-in)の８４０ＭＨｚ信号波形を示している。この図から明らかなように、ＡＳＩＣのチップ受端において、８４０ＭＨｚの共振が発生し、信号振幅レベルが送信信号より多くなる。この状態では、もはや正常な信号伝送は困難となる。
【００１９】
上記構成において、図４（ａ）は基板伝送線路部装置１２のライン電圧V(Line-Sig)、同図（ｂ）は信号受信等価回路部装置１３の入力段出力電圧V(ASIC-in)の周波数分布を示している。これらの図から明らかなように、入力段出力電圧V(ASIC-in)において８４０ＭＨｚ／３．２ＧＨｚ近傍に大きな共振が観測される。また、伝送線路(Line-Sig)でも、１．４／２．６ＧＨｚ近傍に定在波（共振）が認められる。このことから、それぞれの周波数帯でＥＭＩ／ＥＭＣ放射が発生することが予想される。
【００２０】
そこで、本発明では、図５に示すように、基板伝送線路部装置１２において、二次終端回路の抵抗Ｒ３を伝送線路部Ｔ３のインピーダンスＺ０＝５０Ωの半分の２５Ω（Ｒ３は、信号受信等価回路部装置１３の伝送線路Ｔ２のインピーダンスから、伝送線路部Ｔ３と一次終端Ｒ２の並列インピーダンスを差し引いたインピーダンスとすることで受信端からの反射波の影響を最小限にできる。）に設定する。このときの各部の出力電圧波形を図６に示す。図６において、（ａ）は信号源Ｖ１の出力電圧V(DRV)、（ｂ）は送信信号駆動等価回路部装置１１の出力端子電圧V(Driver-Pad)、（ｃ）は基板伝送線路部装置１２のライン電圧V(Line-Sig)、（ｄ）は信号受信等価回路部装置１３の入力段出力電圧V(ASIC-in)の信号波形を示している。この図から明らかなように、定在波（共振）による信号劣化（変形）が無くなり、信号伝送が可能となる。図７（ａ）に基板伝送線路部装置１２のライン電圧V(Line-Sig)、同図（ｂ）は信号受信等価回路部装置１３の入力段出力電圧V(ASIC-in)の周波数分布を示す。これらの図から、信号伝送(ASIC-in)において問題となっていた共振を抑圧することができることがわかる。
【００２１】
ところで、高速伝送品質の向上を図るため、ＡＳＩＣ内部に終端抵抗を内蔵させる場合がある。このときの構成を図８に示す。図８では、図１に示した一次終端回路部分を信号受信等価回路部装置１３の内部に終端回路部分を移設して示している。
【００２２】
上記構成の場合の各部出力波形を図９に示す。図９において、（ａ）は送信信号駆動等価回路部装置１１の出力端子（Driver-Pad）、（ｂ）は基板伝送線路部装置１２の伝送線路部Ｔ３の通過点（Line-Sig）、（ｃ）は信号受信等価回路部装置１３のＡＳＩＣ入力端（ASIC-in）におけるパルス信号波形を示している。これらの図からわかるように、ＡＳＩＣのチップ上では、比較的良好な伝送特性を得ることができる。しかし、基板伝送線路部装置１２上の定在波による共振が激しく発生してしまう。この例では１．４ＧＨｚと２ＧＨｚでのＥＭＩ／ＥＭＣ輻射が発生している。この様子を図１０に示す。図１０（ａ）は基板伝送線路部装置１２のライン電圧V(Line-Sig)、同図（ｂ）は信号受信等価回路部装置１３の入力段出力電圧V(ASIC-in)の周波数分布を示している。
【００２３】
上記の問題を解決するため、本発明では、図１１に示すように、基板伝送線路部装置１２の伝送出力端部に、二次終端回路として抵抗Ｒ４、定電圧源Ｖ３＝０．９Ｖによる終端回路が並列に接続され、さらに二次終端回路として抵抗Ｒ３が直列に接続される。ここで、抵抗Ｒ３は伝送線路部Ｔ３のインピーダンスＺ０に相当する５０Ωに設定し、抵抗Ｒ４は同じく伝送線路部Ｔ３のインピーダンスＺ０に対し、倍のインピーダンスに相当する１００Ωに設定する。
【００２４】
（ここで受信信号等価回路部装置内の伝送線路Ｔ２と終端抵抗Ｒ２は同一のインピーダンスとし、Ｒ３は信号受信等価回路部装置１３の伝送線路Ｔ２のインピーダンス以下のインピーダンス値を選ぶ。Ｒ４はＲ３とＴ２のインピーダンス加算値とＲ４の並列値が、Ｔ３インピーダンス相当になるように選定する。
（Ｒ３＋Ｔ２）／／Ｒ４ ≒ Ｔ３
このとで送信側から受信側で伝送された信号に理想的な終端を行い、受信等価回路装置１３内部のリードインダクターＬ２・キャパシタＣ３とＣ４により発生する反射の影響を最小化できる。）
上記構成において、各部出力波形を見ると、図１２に示すようになる。図１２において、（ａ）は送信信号駆動等価回路部装置１１の出力電圧V(Driver-Pad）、（ｂ）は基板伝送線路部装置１２の出力ライン電圧V(Line-Sig）、（ｃ）は信号受信等価回路部装置１３のＡＳＩＣ入力電圧V(ASIC-in）におけるパルス信号波形を示している。これらの図から明らかなように、伝送ライン(Line-Sig)の定在波共振周波数１．４ＧＨｚと２ＧＨｚの共振レベルは、ほぼ抑圧され、ＥＭＩ／ＥＭＣレベル低減に寄与することができる。この結果、ＡＳＩＣチップ上での信号振幅は低下するが、さらに良好な伝送特性を得ることができる。
【００２５】
このときの基板伝送線路部装置１２のライン電圧V(Line-Sig)、信号受信等価回路部装置１３の入力段出力電圧V(ASIC-in)の周波数分布をそれぞれ図１０（ａ）、（ｂ）に示す。この場合、信号伝送(ASIC-in)として振幅レベルとしては半減するが、共振点を抑えた伝送特性を確保することができる。
【００２６】
このように、上記構成によれば、伝送線路に並列接続される一次終端回路と共に、伝送線路に直列・並列接続される二次終端回路を備え、それぞれの終端回路のインピーダンスを基板伝送線路部装置１２のインピーダンス、信号受信等価回路部装置１３の入力段の終端構成に応じて設定しているので、反射信号に対するインピーダンス不整合・共振が解消され、不要輻射を飛躍的に低減することができる。
【００２７】
尚、上記実施形態では、ＡＳＩＣにパルス駆動信号を伝送する場合について説明したが、本発明はこれに限定されるものではなく、様々な信号伝送回路に適用可能である。
【００２８】
その他、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態に係る伝送線路装置の適用例としての伝送システム構成を示す等価回路構成を示す回路図。
【図２】図１に示す構成において、二次終端回路（抵抗Ｒ３）が存在しない場合（Ｒ３＝０Ω）に、パルス駆動信号の波形が変化していく様子を示す波形図。
【図３】図１に示す構成において、８４０ＭＨｚ相当周期のパルス信号を伝送した場合の各部出力波形を示す図。
【図４】図１に示す構成において、基板伝送線路部装置のライン電圧、信号受信等価回路部装置の入力段出力電圧の周波数分布を示す図。
【図５】図１に示す伝送システムに本発明を適用した場合の等価回路構成を示す回路図。
【図６】図５に示す構成において、信号源出力電圧、送信信号駆動等価回路部装置の出力端子電圧、基板伝送線路部装置のライン電圧、信号受信等価回路部装置の入力段出力電圧の信号波形を示す図。
【図７】図５に示す構成において、基板伝送線路部装置のライン電圧、信号受信等価回路部装置の入力段出力電圧の周波数分布を示す図。
【図８】ＡＳＩＣが内部に終端抵抗を内蔵する場合として、図１に示した伝送システムに相当する構成を示す回路図。
【図９】図８に示す構成において、基板伝送線路部装置に一次及び二次終端回路が存在しない場合に、パルス駆動信号の波形が変化していく様子を示す波形図。
【図１０】図８に示す構成において、基板伝送線路部装置のライン電圧、受信側回路の入力段出力電圧の周波数分布を示す図。
【図１１】図８に示す伝送システムに本発明を適用した場合の等価回路構成を示す回路図。
【図１２】図１１に示す構成において、信号源出力電圧、送信信号駆動等価回路部装置の出力端子電圧、基板伝送線路部装置のライン電圧、信号受信等価回路部装置の入力段出力電圧の信号波形を示す図。
【図１３】図１１に示す構成において、基板伝送線路部装置のライン電圧、信号受信等価回路部装置の入力段出力電圧の周波数分布を示す図。
【図１４】非特許文献１に紹介される説明で使用されている図５−５０「アッテネータの効果検証回路」を示す図。
【図１５】非特許文献１に紹介される説明で使用されている図５−５０「アッテネータの効果のシミュレーション結果」を示す図。
【符号の説明】
【００３０】
１１…送信信号駆動等価回路部装置、Ｖ１…信号源、Driver-out…パルス駆動信号、Driver-Pad…ドライバ出力端子、Ｔ１…ドライバパッケージ内伝送線路部、１２…基板伝送線路部装置、１２１…一次終端回路、１２２…二次終端回路、Ｔ３…伝送線路部、１３…信号受信等価回路部装置、ASIC-Pad…受信側回路入力端子、Ｔ２…受信側回路パッケージ内伝送線路部、ASIC-in…ＡＳＩＣ入力信号。
【技術分野】
【０００１】
本発明は、送信側回路と受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置に係り、特に伝送線路におけるインピーダンス不整合を補償するための回路構成と終端処理方法に関する。
【背景技術】
【０００２】
周知のように、電気・電子回路において、送信側回路と受信側回路との間を伝送線路で接続して信号を伝送する場合には、伝送線路におけるインピーダンスの整合が要求される。例えば、信号源から伝送線路を介してＥＣＬ（エミッタ・カップルド・ロジック）にパルス駆動信号を送る場合には、ＥＣＬ入力端に接続される伝送線路の端部に終端抵抗を並列に接続して整合を確保している。また、ＡＳＩＣ（アプリケーション・スペシィフィック集積回路装置）によっては、予め入力段に終端抵抗を挿入したインピーダンス整合機能を備えるものもある。
【０００３】
しかしながら、上記のような従来のインピーダンス整合では、反射を低減できるものの、実際には信号の高周波成分は受信側回路入力端リード部のインダクタンス（またはキャパシタンス）により伝送信号の一部が反射され、送信側回路に伝達される。この反射信号は伝送線路インピーダンス不整合分に相当する信号であり、伝送線路の終端の部位においては、元信号にノイズとして重畳されて波形歪みを生じるばかりではなく、定在波（共振）は不要輻射（ＥＭＩ／ＥＭＣ：エレクトロ・マグネティック・インターフェース／エレクトロ・マグネティック・コンパチビリティ）として空間に放射される。この不要輻射は伝送信号の周波数が高くなるに従って大きくなる傾向があり、他の電子機器に悪影響を与えるため、早急な対処が求められている。
【０００４】
従来のマッチング手法の例として、非特許文献１に、アッテネータによるマッチング手法が記載されている。すなわち、この文献の第９章「新しい信号を生み出すミキサの動作」
に「ミキサの入出力にアッテネータを挿入してマッチングする」との記述があり、一般的な解釈はhttp://www1.sphere.ne.jp/i-lab/ilab/kairo/k5/k5_4a.htmに紹介されている。この紹介部分を以下に引用すると共に、図１４及び図１５にそれぞれその紹介部分で用いられる図５−５０「アッテネータの効果検証回路」、図５−５０「アッテネータの効果のシミュレーション結果」を示す。
【０００５】
＜引用部分＞
３ｄＢのアッテネータの挿入により何故リターンロスが６ｄＢ改善されるのか？
・（ｂ）の回路に入力された信号はアッテネータにより３ｄＢ減衰する。
・コンデンサに到達した信号はここで全反射される。
・反射された信号は、再びアッテネータを通過する時にまた３ｄＢ減衰する。
・こうして行と帰りでトータル６ｄＢ減衰される。
・リターンロスは入射電力と反射電力の比であるから、６ｄＢとなる。
・（ａ）が全反射で０ｄＢでしたから、６ｄＢ改善されたことになる。
【０００６】
上記説明を補足すると、リターンロスとは反射信号のことを示している。従来型では、抵抗の使用数が多くまた信号ロスが多いわりには、改善効果が少ないのが欠点である。
【非特許文献１】シミュレーションで始める高周波回路設計（ＣＱ出版社ISBN4-7898-3036-5）；http://www.cqpub.co.jp/hanbai/books/30/30361.htm
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以上述べたように、従来の伝送線路装置では、伝送信号の伝送レートが高くなるに従って反射による不要輻射が大きくなるにもかかわらず、十分な対策が施されていない。
【０００８】
本発明は、上記の問題を解決するためになされたもので、伝送信号の伝送レートによらず、伝送信号の反射による不要輻射を抑圧することのできる伝送線路装置とその終端処理方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記問題を解決するために、本発明は、送信側回路と受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置において、前記伝送線路の受信側回路に接続される端部に並列接続され、前記伝送線路のインピーダンス相当のインピーダンスを有する一次終端回路と、前記伝送線路の受信側回路に接続される端部に直列接続され、前記伝送線路のインピーダンスの半分相当のインピーダンスを有する二次終端回路とを具備して構成される。
【００１０】
また、送信側回路と信号入力段が終端処理された受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置において、前記伝送線路の受信側回路に接続される端部に並列接続され、前記伝送線路のインピーダンスの倍相当のインピーダンスを有する一次終端回路と、前記伝送線路の受信側回路に接続される端部に直列接続され、前記伝送線路のインピーダンスに相当するインピーダンスを有する二次終端回路とを具備して構成される。
【発明の効果】
【００１１】
本発明によれば、伝送線路に並列接続される一次終端回路と共に、伝送線路に直列接続される二次終端回路を備え、それぞれの終端回路のインピーダンスを伝送線路のインピーダンス、受信側回路入力段の終端構成に応じて設定しているので、反射信号に対するインピーダンス不整合が解消され、不要輻射を飛躍的に低減することが可能となる。よって、伝送信号の伝送レートによらず、伝送信号の反射による不要輻射を抑圧することのできる伝送線路装置とその終端処理方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１３】
図１は、本発明の実施形態に係る伝送線路装置の適用例として、送信信号駆動等価回路部装置１１で発生されるパルス駆動信号を、基板伝送線路部装置１２を介して信号受信等価回路部装置１３に伝送する伝送システム構成を示す等価回路構成を示す回路図である。
【００１４】
送信信号駆動等価回路部装置１１は、信号源Ｖ１にて、ハイレベルＶＨ＝１．５Ｖ、ローレベルＶＬ＝０．３Ｖのパルス信号（DRV）を発生し、抵抗Ｒ１＝３０Ωを介して駆動信号（Driver-out）を生成し、コンデンサＣ１＝５ｐＦ、コイルＬ１＝１ｎＨ、コンデンサＣ２＝０．４ｐＦによるＡＩＳＣリード等化回路（π型フィルタに相当）介して出力端子（Driver-Pad）から基板伝送線路部装置１２に出力する。ここで、ＡＩＳＣリード等化回路（π型フィルタに相当）から出力端子までの伝送部分をドライバパッケージ内伝送線路部（Package Delay）Ｔ１とし、インピーダンスＺ０＝５０Ω、遅延時間ＴＤ＝０．１ｎｓであるものとし、送信信号駆動等価回路部装置１１のインピーダンスＺｄｒｖは３０Ωであるものとする。
【００１５】
一方、信号受信等価回路部装置１３は、基板伝送線路部装置１２にて伝送されるパルス駆動信号を入力端子（ASIC-Pad）から取り込み、受信側回路パッケージ内伝送線路部Ｔ２（インピーダンスＺ０＝５０Ω、遅延時間０．１５ｎｓ）、コンデンサＣ３＝０．５ｐＦ、コイルＬ２＝０．８ｎＨ、抵抗Ｒ４＝１００ＫΩ、コンデンサＣ４＝４ｐＦによるＡＩＳＣリード等化回路（π型フィルタに相当）の入力段を介してＡＳＩＣ入力信号（ASIC-in）とする。この場合の伝送線路装置全体の基本構成は１．８V ＨＳＴＬ（High Speed Transceiver Logic）相当とする。
【００１６】
上記基板伝送線路部装置１２は、送信信号駆動等価回路部装置１１の出力端子（Driver-Pad）から取り込まれる駆動信号を信号受信等価回路部装置１３の入力端子（ASIC-Pad）に伝送する。その伝送線路上には伝送線路部Ｔ３（インピーダンスＺ０＝５０Ω、遅延時間０．５ｎｓ）が存在するものとする。基板伝送線路部装置１２の伝送出力端部には、抵抗Ｒ２＝５０Ω、定電圧源Ｖ２＝０．９Ｖによる一次終端回路が並列に接続され、さらに本発明の特徴とする二次終端回路としての抵抗Ｒ３が直列に接続される。
【００１７】
上記構成による伝送システムにおいて、まず二次終端回路（抵抗Ｒ３）が存在しない場合（Ｒ３＝０Ω）に、パルス駆動信号の波形が変化していく様子を図２に示す。図２において、（ａ）は送信信号駆動等価回路部装置１１の出力端子（Driver-Pad）、（ｂ）は基板伝送線路部装置１２の伝送線路部Ｔ２の通過点（Line-Sig）、（ｃ）は信号受信等価回路部装置１３の入力端子（ASIC-Pad）におけるパルス信号波形を示している。これらの図からわかるように、一次終端回路を通しても、信号受信等価回路部装置１３からの反射信号により共振が生じる（図の構成では８４０ＭＨｚ）。
【００１８】
図３は、上記構成において、８４０ＭＨｚ相当の信号を伝送した場合の各部出力波形を示している。図３において、（ａ）は信号源Ｖ１の出力電圧V(DRV)、（ｂ）は送信信号駆動等価回路部装置１１の出力端子電圧V(Driver-Pad)、（ｃ）は基板伝送線路部装置１２のライン電圧V(Line-Sig)、（ｄ）は信号受信等価回路部装置１３の入力段出力電圧V(ASIC-in)の８４０ＭＨｚ信号波形を示している。この図から明らかなように、ＡＳＩＣのチップ受端において、８４０ＭＨｚの共振が発生し、信号振幅レベルが送信信号より多くなる。この状態では、もはや正常な信号伝送は困難となる。
【００１９】
上記構成において、図４（ａ）は基板伝送線路部装置１２のライン電圧V(Line-Sig)、同図（ｂ）は信号受信等価回路部装置１３の入力段出力電圧V(ASIC-in)の周波数分布を示している。これらの図から明らかなように、入力段出力電圧V(ASIC-in)において８４０ＭＨｚ／３．２ＧＨｚ近傍に大きな共振が観測される。また、伝送線路(Line-Sig)でも、１．４／２．６ＧＨｚ近傍に定在波（共振）が認められる。このことから、それぞれの周波数帯でＥＭＩ／ＥＭＣ放射が発生することが予想される。
【００２０】
そこで、本発明では、図５に示すように、基板伝送線路部装置１２において、二次終端回路の抵抗Ｒ３を伝送線路部Ｔ３のインピーダンスＺ０＝５０Ωの半分の２５Ω（Ｒ３は、信号受信等価回路部装置１３の伝送線路Ｔ２のインピーダンスから、伝送線路部Ｔ３と一次終端Ｒ２の並列インピーダンスを差し引いたインピーダンスとすることで受信端からの反射波の影響を最小限にできる。）に設定する。このときの各部の出力電圧波形を図６に示す。図６において、（ａ）は信号源Ｖ１の出力電圧V(DRV)、（ｂ）は送信信号駆動等価回路部装置１１の出力端子電圧V(Driver-Pad)、（ｃ）は基板伝送線路部装置１２のライン電圧V(Line-Sig)、（ｄ）は信号受信等価回路部装置１３の入力段出力電圧V(ASIC-in)の信号波形を示している。この図から明らかなように、定在波（共振）による信号劣化（変形）が無くなり、信号伝送が可能となる。図７（ａ）に基板伝送線路部装置１２のライン電圧V(Line-Sig)、同図（ｂ）は信号受信等価回路部装置１３の入力段出力電圧V(ASIC-in)の周波数分布を示す。これらの図から、信号伝送(ASIC-in)において問題となっていた共振を抑圧することができることがわかる。
【００２１】
ところで、高速伝送品質の向上を図るため、ＡＳＩＣ内部に終端抵抗を内蔵させる場合がある。このときの構成を図８に示す。図８では、図１に示した一次終端回路部分を信号受信等価回路部装置１３の内部に終端回路部分を移設して示している。
【００２２】
上記構成の場合の各部出力波形を図９に示す。図９において、（ａ）は送信信号駆動等価回路部装置１１の出力端子（Driver-Pad）、（ｂ）は基板伝送線路部装置１２の伝送線路部Ｔ３の通過点（Line-Sig）、（ｃ）は信号受信等価回路部装置１３のＡＳＩＣ入力端（ASIC-in）におけるパルス信号波形を示している。これらの図からわかるように、ＡＳＩＣのチップ上では、比較的良好な伝送特性を得ることができる。しかし、基板伝送線路部装置１２上の定在波による共振が激しく発生してしまう。この例では１．４ＧＨｚと２ＧＨｚでのＥＭＩ／ＥＭＣ輻射が発生している。この様子を図１０に示す。図１０（ａ）は基板伝送線路部装置１２のライン電圧V(Line-Sig)、同図（ｂ）は信号受信等価回路部装置１３の入力段出力電圧V(ASIC-in)の周波数分布を示している。
【００２３】
上記の問題を解決するため、本発明では、図１１に示すように、基板伝送線路部装置１２の伝送出力端部に、二次終端回路として抵抗Ｒ４、定電圧源Ｖ３＝０．９Ｖによる終端回路が並列に接続され、さらに二次終端回路として抵抗Ｒ３が直列に接続される。ここで、抵抗Ｒ３は伝送線路部Ｔ３のインピーダンスＺ０に相当する５０Ωに設定し、抵抗Ｒ４は同じく伝送線路部Ｔ３のインピーダンスＺ０に対し、倍のインピーダンスに相当する１００Ωに設定する。
【００２４】
（ここで受信信号等価回路部装置内の伝送線路Ｔ２と終端抵抗Ｒ２は同一のインピーダンスとし、Ｒ３は信号受信等価回路部装置１３の伝送線路Ｔ２のインピーダンス以下のインピーダンス値を選ぶ。Ｒ４はＲ３とＴ２のインピーダンス加算値とＲ４の並列値が、Ｔ３インピーダンス相当になるように選定する。
（Ｒ３＋Ｔ２）／／Ｒ４ ≒ Ｔ３
このとで送信側から受信側で伝送された信号に理想的な終端を行い、受信等価回路装置１３内部のリードインダクターＬ２・キャパシタＣ３とＣ４により発生する反射の影響を最小化できる。）
上記構成において、各部出力波形を見ると、図１２に示すようになる。図１２において、（ａ）は送信信号駆動等価回路部装置１１の出力電圧V(Driver-Pad）、（ｂ）は基板伝送線路部装置１２の出力ライン電圧V(Line-Sig）、（ｃ）は信号受信等価回路部装置１３のＡＳＩＣ入力電圧V(ASIC-in）におけるパルス信号波形を示している。これらの図から明らかなように、伝送ライン(Line-Sig)の定在波共振周波数１．４ＧＨｚと２ＧＨｚの共振レベルは、ほぼ抑圧され、ＥＭＩ／ＥＭＣレベル低減に寄与することができる。この結果、ＡＳＩＣチップ上での信号振幅は低下するが、さらに良好な伝送特性を得ることができる。
【００２５】
このときの基板伝送線路部装置１２のライン電圧V(Line-Sig)、信号受信等価回路部装置１３の入力段出力電圧V(ASIC-in)の周波数分布をそれぞれ図１０（ａ）、（ｂ）に示す。この場合、信号伝送(ASIC-in)として振幅レベルとしては半減するが、共振点を抑えた伝送特性を確保することができる。
【００２６】
このように、上記構成によれば、伝送線路に並列接続される一次終端回路と共に、伝送線路に直列・並列接続される二次終端回路を備え、それぞれの終端回路のインピーダンスを基板伝送線路部装置１２のインピーダンス、信号受信等価回路部装置１３の入力段の終端構成に応じて設定しているので、反射信号に対するインピーダンス不整合・共振が解消され、不要輻射を飛躍的に低減することができる。
【００２７】
尚、上記実施形態では、ＡＳＩＣにパルス駆動信号を伝送する場合について説明したが、本発明はこれに限定されるものではなく、様々な信号伝送回路に適用可能である。
【００２８】
その他、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態に係る伝送線路装置の適用例としての伝送システム構成を示す等価回路構成を示す回路図。
【図２】図１に示す構成において、二次終端回路（抵抗Ｒ３）が存在しない場合（Ｒ３＝０Ω）に、パルス駆動信号の波形が変化していく様子を示す波形図。
【図３】図１に示す構成において、８４０ＭＨｚ相当周期のパルス信号を伝送した場合の各部出力波形を示す図。
【図４】図１に示す構成において、基板伝送線路部装置のライン電圧、信号受信等価回路部装置の入力段出力電圧の周波数分布を示す図。
【図５】図１に示す伝送システムに本発明を適用した場合の等価回路構成を示す回路図。
【図６】図５に示す構成において、信号源出力電圧、送信信号駆動等価回路部装置の出力端子電圧、基板伝送線路部装置のライン電圧、信号受信等価回路部装置の入力段出力電圧の信号波形を示す図。
【図７】図５に示す構成において、基板伝送線路部装置のライン電圧、信号受信等価回路部装置の入力段出力電圧の周波数分布を示す図。
【図８】ＡＳＩＣが内部に終端抵抗を内蔵する場合として、図１に示した伝送システムに相当する構成を示す回路図。
【図９】図８に示す構成において、基板伝送線路部装置に一次及び二次終端回路が存在しない場合に、パルス駆動信号の波形が変化していく様子を示す波形図。
【図１０】図８に示す構成において、基板伝送線路部装置のライン電圧、受信側回路の入力段出力電圧の周波数分布を示す図。
【図１１】図８に示す伝送システムに本発明を適用した場合の等価回路構成を示す回路図。
【図１２】図１１に示す構成において、信号源出力電圧、送信信号駆動等価回路部装置の出力端子電圧、基板伝送線路部装置のライン電圧、信号受信等価回路部装置の入力段出力電圧の信号波形を示す図。
【図１３】図１１に示す構成において、基板伝送線路部装置のライン電圧、信号受信等価回路部装置の入力段出力電圧の周波数分布を示す図。
【図１４】非特許文献１に紹介される説明で使用されている図５−５０「アッテネータの効果検証回路」を示す図。
【図１５】非特許文献１に紹介される説明で使用されている図５−５０「アッテネータの効果のシミュレーション結果」を示す図。
【符号の説明】
【００３０】
１１…送信信号駆動等価回路部装置、Ｖ１…信号源、Driver-out…パルス駆動信号、Driver-Pad…ドライバ出力端子、Ｔ１…ドライバパッケージ内伝送線路部、１２…基板伝送線路部装置、１２１…一次終端回路、１２２…二次終端回路、Ｔ３…伝送線路部、１３…信号受信等価回路部装置、ASIC-Pad…受信側回路入力端子、Ｔ２…受信側回路パッケージ内伝送線路部、ASIC-in…ＡＳＩＣ入力信号。
【特許請求の範囲】
【請求項１】
送信側回路と受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置において、
前記伝送線路の受信側回路に接続される端部に並列接続され、前記伝送線路のインピーダンス相当のインピーダンスを有する一次終端回路と、
前記伝送線路の受信側回路に接続される端部に直列接続され、前記伝送線路のインピーダンスの半分相当のインピーダンスを有する二次終端回路と、
を具備することを特徴とする伝送線路装置。
【請求項２】
送信側回路と信号入力段が終端処理された受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置において、
前記伝送線路の受信側回路に接続される端部に並列接続され、前記伝送線路のインピーダンスの倍相当のインピーダンスを有する一次終端回路と、
前記伝送線路の受信側回路に接続される端部に直列接続され、前記伝送線路のインピーダンスに相当するインピーダンスを有する二次終端回路と、
を具備することを特徴とする伝送線路装置。
【請求項３】
前記伝送線路により伝送する信号はパルス信号であることを特徴する請求項１又は２記載の伝送線路装置。
【請求項４】
送信側回路と受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置に用いられ、
前記伝送線路の受信側回路に接続される端部に、前記伝送線路のインピーダンス相当のインピーダンスを有する一次終端回路を並列接続し、前記伝送線路の受信側回路に接続される端部に、前記伝送線路のインピーダンスの半分相当のインピーダンスを有する二次終端回路を直列接続することを特徴とする伝送線路装置の終端処理方法。
【請求項５】
送信側回路と信号入力段が終端処理された受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置に用いられ、
前記伝送線路の受信側回路に接続される端部に前記伝送線路のインピーダンスの倍相当のインピーダンスを有する一次終端回路を並列接続し、前記伝送線路の受信側回路に接続される端部に前記伝送線路のインピーダンスに相当するインピーダンスを有する二次終端回路を直列接続することを特徴とする伝送線路装置の終端処理方法。
【請求項６】
前記伝送線路により伝送する信号はパルス信号であることを特徴する請求項４又は５記載の伝送線路装置。
【請求項１】
送信側回路と受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置において、
前記伝送線路の受信側回路に接続される端部に並列接続され、前記伝送線路のインピーダンス相当のインピーダンスを有する一次終端回路と、
前記伝送線路の受信側回路に接続される端部に直列接続され、前記伝送線路のインピーダンスの半分相当のインピーダンスを有する二次終端回路と、
を具備することを特徴とする伝送線路装置。
【請求項２】
送信側回路と信号入力段が終端処理された受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置において、
前記伝送線路の受信側回路に接続される端部に並列接続され、前記伝送線路のインピーダンスの倍相当のインピーダンスを有する一次終端回路と、
前記伝送線路の受信側回路に接続される端部に直列接続され、前記伝送線路のインピーダンスに相当するインピーダンスを有する二次終端回路と、
を具備することを特徴とする伝送線路装置。
【請求項３】
前記伝送線路により伝送する信号はパルス信号であることを特徴する請求項１又は２記載の伝送線路装置。
【請求項４】
送信側回路と受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置に用いられ、
前記伝送線路の受信側回路に接続される端部に、前記伝送線路のインピーダンス相当のインピーダンスを有する一次終端回路を並列接続し、前記伝送線路の受信側回路に接続される端部に、前記伝送線路のインピーダンスの半分相当のインピーダンスを有する二次終端回路を直列接続することを特徴とする伝送線路装置の終端処理方法。
【請求項５】
送信側回路と信号入力段が終端処理された受信側回路との間を伝送線路で接続して信号を伝送する伝送線路装置に用いられ、
前記伝送線路の受信側回路に接続される端部に前記伝送線路のインピーダンスの倍相当のインピーダンスを有する一次終端回路を並列接続し、前記伝送線路の受信側回路に接続される端部に前記伝送線路のインピーダンスに相当するインピーダンスを有する二次終端回路を直列接続することを特徴とする伝送線路装置の終端処理方法。
【請求項６】
前記伝送線路により伝送する信号はパルス信号であることを特徴する請求項４又は５記載の伝送線路装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００７−８１８２１（Ｐ２００７−８１８２１Ａ）
【公開日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願番号】特願２００５−２６６９４２（Ｐ２００５−２６６９４２）
【出願日】平成１７年９月１４日（２００５．９．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願日】平成１７年９月１４日（２００５．９．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]