【課題】周波数誤差に基づく送信クロックを生成し、送信データに対して任意にＳＳＣの適用が選択可能な半導体装置が、望まれる。
【解決手段】半導体装置は、受信信号を入力し、動作クロック信号に基づいて受信信号からクロック信号とデータ信号を取り出すクロックアンドデータリカバリ部と、受信信号から取り出したクロック信号と動作クロック信号との周波数誤差信号を求める周波数誤差調整部と、周波数誤差信号を記憶する周波数誤差信号記憶部と、周波数誤差信号に基づいて動作クロック信号の周波数を制御する動作クロック生成部と、周波数誤差信号記憶部が記憶する周波数誤差信号の値に基づいて、動作クロック生成部が生成する動作クロック信号をスペクトラム拡散させて変動させるＳＳＣＧ部と、を備えている。 （もっと読む）

【課題】入力データビットストリームとともに伝達される周波数ジッタ及びクロック信号発生器によって生成される周波ジッタを減衰させることができる、位相平均化に基づくクロック及びデータ回復の方法等を提供する。
【解決手段】一実施形態で、方法は、第１のクロック信号の第１の周波数を第１の周波数と基準クロック周波数の基準クロック周波数との間の周波数差に基づき調整するステップ（６０３）と、第１のクロック信号の第１の周波数及び第１の位相を第１のクロック信号と入力データビットストリームとの間の位相差及び第１の周波数と基準クロック周波数との間の周波数差に基づき更に調整して、第１のクロック信号の第１の周波数及び第１の位相を入力データビットストリームの入力データビット周波数及び入力データビット位相に略固定するステップ（６０６）とを有する。 （もっと読む）

【課題】 光トランシーバのスリープ時間の経過後に即座に通信を開始できる信号処理回路を提供する。
【解決手段】 本発明の信号処理回路は、光トランシーバ２１から入力された受信信号からクロックと受信データを再生し、再生された受信データを上位層側に出力する受信側処理部３３，３４と、上位層側から入力された送信データを再生されたクロックと同期する送信信号として光トランシーバ２１に出力する送信側処理部３１，３２とを備える。また、本発明の信号処理回路は、光トランシーバ２１の機能を低下させるスリープ動作を行う場合に、既に再生されたクロックをスリープ時間中において保持し、かつ、スリープ時間の終了とともにクロックの保持を解除する同期維持モードを実行する制御部２７を備える。 （もっと読む）

【課題】ジッタが小さく、面積が小さなクロック再生回路を提供する。
【解決手段】このクロック再生回路は、各ＵＧにおける外部データ信号列Ｄｉｎの最初の立ち上がりエッジに応答して論理レベルが反転される信号ＰＤ＿Ｄｉｎと、内部クロック信号ＶＣＯＣＬＫに同期したクロック信号ＰＤ＿Ｃｉｎとを生成するエッジ抽出回路１と、信号ＰＤ＿Ｄｉｎとクロック信号ＰＤ＿Ｃｉｎの位相を比較し、比較結果を示す信号ＵＰ，ＤＮを出力する位相比較器６とを備える。したがって、各ＵＧで１回だけ位相比較を行なうので、データパターンに依存するジッタを抑制できる。 （もっと読む）

【課題】ビットレートが低い場合であってもデコードの開始が遅れることを回避することが可能な映像受信装置を得る。
【解決手段】映像受信装置４は、それぞれにタイムスタンプ５０が付加された複数のトランスポートパケットＴＰを含むトランスポートストリームＳ１を一時的に記憶するバッファメモリ１１と、基準クロックを発生するＶＣＯ１８と、基準クロックに基づいてカウント動作を行うＴＴＳカウンタ１６と、各トランスポートパケットＴＰに付加されているタイムスタンプ５０の値と、ＴＴＳカウンタ１６のカウント値とに基づいて、バッファメモリ１１からの各トランスポートパケットＴＰの出力を制御するＴＴＳゲート１２と、バッファメモリ１１に入力されたトランスポートパケットＴＰの滞留時間に基づいて、基準クロックの周波数を調整する調整部１７と、を備える。 （もっと読む）

【課題】ＳＹＮＣ盤を設置することなく複数の伝送装置間でクロックの同期をとること。
【解決手段】複数の伝送装置のうちの一つであるマスタ伝送装置は、制御装置から複数の伝送装置に供給される共通のクロックである共通クロックと自装置で用いるクロックであるマスタクロックとの差分値を示す第一の差分値を算出する第一の算出部を備える。また、マスタ伝送装置は、第一の差分値をマスタ伝送装置以外のスレーブ伝送装置に通知する通知部を備える。一方、スレーブ伝送装置は、共通クロックと自装置で用いるクロックであるスレーブクロックとの差分値を示す第二の差分値を算出する第二の算出部を備える。また、スレーブ伝送装置は、マスタ伝送装置により通知された第一の差分値に第二の差分値が一致するように、スレーブクロックを生成する電圧制御発振器を制御する制御部を備える。 （もっと読む）

【課題】内部回路との間で所定の同期クロックを用いて通信を行う送受信回路と、入力される基準クロックに基づいて上記同期クロックを発生するＰＬＬ回路とを備えたインターフェース回路を備えたシリアル通信装置において、インターフェース回路及び内部回路の誤動作を防止する
【解決手段】遅延回路５は、基準クロックＲＥＦＣＬＫの周波数が１００ＭＨｚで安定した後に発生されるリセット信号ＰＥＲＳＴ＃を、所定の遅延時間Δｔだけ遅延させて内部リセット信号ＰＥＲＳＴ２を発生し、リンクコントローラ３１に出力する。ＰＨＹ回路２は、リセット信号ＰＥＲＳＴ＃に応答してリセットされ、リンクコントローラ３１は、内部リセット信号ＰＥＲＳＴ２に応答してリセットされる。また、遅延時間Δｔは、ＰＬＬ回路２３の回路仕様に基づいて予め計算されたロックアップ時間より長く設定される。 （もっと読む）

【課題】簡易な回路構成で、高速かつジッタ入力に強く、信号エラーの発生を抑止することが可能なＣＤＲ回路、受信装置、および通信システムを提供する。
【解決手段】ＣＤＲ回路３１０は、遅延素子３１２−１〜３１２−４を含み、定期的に信号遷移の挿入されたデータ入力をトリガとしてクロックを抽出する分周器３２０と、分周器で抽出されたクロックに同期して入力データ信号をラッチするラッチ３１５−１〜３１５−８とを有する。 （もっと読む）

【課題】データ信号に長期間エッジが存在しない場合でも、データ受信の耐性を損なわず、一定のループゲインを保つクロックリカバリ回路を提供する。
【解決手段】ループフィルタ４０は制御電流を制御電圧に変換しかつ平滑して出力し、電圧制御発振器５０は制御電圧に対応する周波数を有するクロック信号ＣＬＫを発生し、周波数比較回路部１０はクロック信号ＣＬＫの周波数を基準クロック信号Ｆｒの周波数と比較して、比較結果に応じた制御電流をループフィルタ４０に出力し、位相比較器２１及びチャージポンプ２２はデータ信号ＤＡＴＡの位相をクロック信号ＣＬＫの位相と比較して、比較結果に応じた制御電流をループフィルタ４０に出力し、受信データ長測定回路３１はデータ信号ＤＡＴＡのデータ長を測定して期待値と比較し、データ長が期待値以上のときに制御信号Ｓ１を出力し、入力電圧制御回路は制御信号Ｓ１に応じた制御電流をループフィルタ４０に出力する。 （もっと読む）

【課題】高速シリアル転送デバイスでの同期外れ等障害の検証に特化した試験パターンを作成して対象装置内で連続的に転送することで、同期外れ等を短時間に検証可能とする。
【解決手段】試験パターン作成部１０は、高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データでビット０又は１の同値が連続転送されるように変換前データを並べた試験パターンを作成する。基本パターン設定部２２は、高速シリアル転送デバイスにおけるバイト順序方式と符号変換のＲＤ値を考慮したうえで基本パターンを設定する。基本パターン再設定部２４は高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて基本パターンを再設定する。基本パターン並替え部２６は使用チャネル数やビット転送順序等のチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える。 （もっと読む）

【課題】 電話システムで用いられるネットワークが同期網からＩＰ網へ切り替えられても、ネットワークに同期してサービスを継続することができる通信装置を目的とする。
【解決手段】 通信装置１が有する回線インタフェース１４は、ＣＤＲ１６１により下り信号をデータとクロックとに分離し、データに含まれる時刻情報を時刻情報抽出部１６２が抽出する。時刻情報抽出部１６２は、データの時刻情報が挿入されている位置に基づき、同期の基準となるフレームデータを生成して出力する。セレクタ１６４は、分離された他方のクロックおよびフレームデータを入力され、時刻情報抽出部１６２の判断に基づきクロックとフレームデータとの何れか一方の信号を選択して出力し、通信装置１の各部は、セレクタ１６４から出力された信号から生成されるクロックに基づき動作する。 （もっと読む）

【課題】プログラマブルロジックデバイス上またはこれと結合して設けられるクロックデータリカバリ回路の提供
【解決手段】プログラマブルロジックデバイス（“ＰＬＤ”）が多数のＣＤＲシグナリングプロトコルのうちの任意のものによって交信することを可能にするため、このＰＬＤにプログラマブルクロックデータ復元（“ＣＤＲ”）回路を装備する。ＣＤＲ回路は、ＰＬＤ内に内蔵するか、完全あるいは部分的に独立した集積回路とすることができる。この回路は、ＣＤＲ入力、ＣＤＲ出力、またはそれらの両方を行うことができる。ＣＤＲ機能は、例えば非ＣＤＲ低電圧作動シグナリング（“ＬＶＤＳ”）等のその他の非ＣＤＲシグナリング機能と組合わせて提供することができる。この回路は、大規模なシステムの一部とすることができる。 （もっと読む）

【課題】サンプリング位相を再生するための技術を提供する。
【解決手段】通信受信機において、タイミング再生回路は第１の通信装置のタイミング再生ループと関連するループフィルタを含む。第１の通信装置は第１の通信装置における一時的なパワーダウン／パワーアップシーケンスの前に第２の通信装置と通信している。ループフィルタは（ｉ）第１の通信装置における一時的なパワーダウン／パワーアップシーケンス後にタイミング再生ループの少なくとも一部を一時的に無効にするように、及び（ｉｉ）第１の通信装置が第２の通信装置との通信を再開することができる所与のサンプリング位相を決定するために一連の可能性のあるサンプリング位相によりプログレッションを開始するように構成されている。 （もっと読む）

【課題】複数のＶＣＯ間の発振周波数のばらつきを補償し、低ジッタで大きな電源電圧・温度変動耐性を実現する。
【解決手段】第１の発振回路および第２の発振回路と、第２の発振回路が出力するクロックと参照クロックを周波数比較し、その周波数誤差に応じた周波数制御信号Ａで第２の発振回路および第１の発振回路の発振周波数を制御するＰＬＬ手段とを備えたクロックデータ再生回路において、第１〜第２の発振回路の回路間ばらつきによる発振周波数のずれを調整する回路間ばらつき調整信号Ｃa,Ｃbを入力する端子を備え、第１〜第２の発振回路はそれぞれ２つの制御端子を備え、それぞれの一方の制御端子に周波数制御信号Ａを入力し、第１の発振回路の他方の制御端子に回路間ばらつき調整信号Ｃaを入力し、第２の発振回路の他方の制御端子に回路間ばらつき調整信号Ｃbを入力する構成。 （もっと読む）

【課題】同期式連続データ伝送の信頼性を確保すると共に容易に設計することができるデータ送受信方法を提供する。
【解決手段】データ送信装置１１は、通信開始時にテストデータをデータ受信装置１２に送信する。データ受信装置１２は、システムクロックを数倍に逓倍した内部クロックによりテストデータをサンプリングしてキャプチャ回路２３に取り込み、データ取り込みタイミング制御部２４において上記取り込みデータから最適のデータ取り込みタイミングを選択して設定する。データ受信装置１２は、通常のデータを取り込む際は、データ取り込みタイミング制御部２４において設定された最適のデータ取り込みタイミングにて受信データの取り込みを行う。 （もっと読む）

【課題】動作信頼性を向上させるクロックリカバリ回路、及びそれを備えるクロックデータリカバリ回路を提供すること。
【解決手段】受信信号を再生するタイミング情報が重畳された前記受信信号とリカバリクロックとの位相差に基づいて、前記受信信号とリファレンスクロックとの周波数オフセット情報を検知する周波数差検知部３４と、前記周波数検知部３４が検知した前記周波数オフセット情報に基づいて、前記受信信号と前記リカバリクロックとの位相差を補正する補正部３０とを具備する。 （もっと読む）

【課題】ピクセルクロック信号の広範囲の周波数に対応して位相誤差をディジタル化する場合の装置構成を簡素化する。
【解決手段】位相検出回路１は、単位遅延時間が可変とされ、２つの信号変化の時間差を単位遅延時間の整数倍である計数値として計数する遅延計数部１１と、遅延量調整回路１２と、除算回路１３と、を備える。遅延計数部１１は、ピクセルクロック信号ＣＬＫの周期の所定倍を計数値Ｎ１（Ｎ１は正の整数）として、水平同期信号ＨＳのエッジとこのエッジの直前のピクセルクロック信号ＣＬＫのエッジとの時間差を計数値Ｎ２（Ｎ２は正の整数）として、それぞれ時分割的に計数して出力する。遅延量調整回路１２は、計数値Ｎ１に基づいて単位遅延時間を調整する。除算回路１３は、水平同期信号ＨＳとピクセルクロック信号ＣＬＫとの間の位相情報としてＮ２／Ｎ１を求めて出力する。 （もっと読む）

【課題】時刻情報に基づくタイミング調整処理と、クロック調整値に基づくクロック生成処理とを、一つのクロック発生回路を用いて実現することが可能なクロック回路を得る。
【解決手段】クロック生成回路５は、クロックＳ５の周波数を調整するためのカウンタ値（信号Ｓ４）を出力するＳＴＣカウンタ３２を有する。タイミング調整回路４は、トランスポートパケットに含まれているＰＣＲ値と、そのトランスポートパケットに付加されているタイムスタンプ値との差分値（信号Ｓ２５）を求め、その差分値（信号Ｓ２５）と、カウンタ値（信号Ｓ４）と、トランスポートパケットに付加されているタイムスタンプ値（信号Ｓ２８）とに基づいて、そのトランスポートパケットをクロック生成回路５に入力するタイミングの調整処理を実行する。 （もっと読む）

【目的】通信システムにおいて受信したデータの再生に係るクロックを送信側と同期させて、より安定的な再生クロックを生成するクロック再生システムおよび方法を提供する。
【解決手段】クロック再生システムの受信部12は、受信したパケット132における映像系タイムスタンプ134およびネットワーク系タイムスタンプ136をタイムスタンプ抽出部34が抽出してメモリ36に格納し、受信側ネットワーククロック146をカウンタ38で計数して受信側のネットワーク系タイムスタンプ148を得て、周波数偏差検出部40がこれらのタイムスタンプ136および148に基づいて周波数偏差150を検出し、読出しタイミング生成部42がこの周波数偏差150に応じて読み出しタイミング信号140を生成してメモリ36から映像系タイムスタンプ142を読み出すタイミングを制御することにより、安定したクロック154を再生することができる。 （もっと読む）

【課題】送信側クロックを受信側で高精度に再生可能な伝送システムを提供する。
【解決手段】伝送システム１において、送信側装置Ｄ１又はＤ２は、ＧＰＳ衛星からの電波に含まれる基準クロックに基づき所定周波数の第１のサンプリングクロックを生成する送信側クロック生成部と、端末Ｔ１からのデータに重畳されているデータクロックを取り出すクロック抽出部と、第１のサンプリングクロックとデータクロックとの間の差分を求めるクロック差分取得部と、その差分情報をパケット化するパケット生成部とを有し、受信側装置Ｄ２又はＤ１は、ＧＰＳ衛星からの電波に含まれる基準クロックに基づき所定周波数の第２のサンプリングクロックを生成する受信側クロック生成部と、送信側装置からパケット化された差分情報を受信するパケット受信部と、第２のサンプリングクロックと差分情報とに基づきデータクロックを再生するクロック再生部とを有する。 （もっと読む）