【課題】本発明は、クロック基準信号が異常な場合においてもクロックパスの監視が可能であり、かつ、正常系のクロックパスへの切替を可能とすることを目的とする。
【解決手段】本願発明のクロック供給装置１０は、３つ以上のクロック入力部１４_０〜１４_Ｎと、クロック入力部１４_０〜１４_Ｎから入力されたいずれかのクロック周波数で発振する発振部１３と、クロック入力部１４_０〜１４_Ｎからの各入力クロック信号の周波数と発振部１３の発振周波数との各周波数差を計算する周波数差計算部１１_０〜１１_Ｎと、周波数差計算部１１_０〜１１_Ｎからの各周波数差が予め定められた閾値を超えたか否かを判定し、閾値を超えたクロックパスの個数と閾値を超えていないクロックパスの個数に関して多数決を用いて比べることにより各クロックパスが正常であるか、異常であるかを判定する監視切替部１２と、を備える。 （もっと読む）

【課題】 クロック断における不要な警報通知を遮断する。
【解決手段】
クロック信号の入力を受け付けるためのクロック入力受付部と、クロック信号を出力するためのクロック出力部と、前記クロック入力受付部がクロックを受け付けない場合にクロック断を検出するクロック断検出部と、前記クロック入力受付部を介してＡＩＳ信号を受け付けた場合にＡＩＳ信号を検出するＡＩＳ信号検出部と、ＡＩＳ信号を生成するＡＩＳ信号生成部と、前記クロック断検出部がクロック断を検出した場合に、前記ＡＩＳ信号検出部がＡＩＳ信号を検出していなければ、所定の警報通知を出力するアラーム制御部と、前記クロック断検出部がクロック断を検出した場合に、前記ＡＩＳ信号生成部が生成したＡＩＳ信号を前記クロック出力部に出力する出力信号選択部と、を備えることを特徴とする。 （もっと読む）

【課題】データを複数のレーンに振り分け、レーン毎にアライメントマーカを挿入して行われるデータ通信における、アライメントマーカの誤設定を検出する。
【解決手段】受信装置に含まれる整列同期回路において、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）がライン０〜ライン（ｎ−１）に含まれるアライメントマーカを検出する。そして、検出されたアライメントマーカの示すレーン番号が複数のラインについて同一であると判定した場合に、レーン番号重複判定回路１３０がアライメントマーカ重複を示す信号を出力する。 （もっと読む）

【課題】従属同期網に於けるクロック位相同期回路に関し、誤接続によるクロックループ接続状態の有無を判定する。
【解決手段】基準となる上位局からのリファレンス入力と電圧制御発振器１の出力信号又は分周器４により分周した信号との位相差を位相比較器３により求め、その位相差に対応した制御値を算出し、制御値に従った制御電圧を電圧制御発振器１に入力し、リファレンス入力に位相同期したクロックを出力するクロック位相同期回路であって、位相比較器３により求めた位相比較出力信号を基に、電圧制御発振器１の制御値を求める制御値演算部２と、この制御値演算部２により求めた制御値に所定の変動量を所定時間だけ加算して、制御値の変動経過を監視する監視制御部６とを備え、制御値算出部７により求めた制御値に、所定の変動量を所定時間加算したことによる制御値の変化を基に正常な従属同期網を構成しているか否かを判定する構成を備えている。 （もっと読む）

【課題】信頼性の高い無線基地局装置を提供する。
【解決手段】
無線基地局装置として、サーデスインターフェイスを持つ大電力増幅器を備えた無線部（ＲＥ）と、当該無線部を制御する上位装置である無線制御部（ＲＥＣ）とを用いて構成する。この無線部は、サーデスから再生クロックを抽出するデータ／クロック再生回路部を備える。抽出された再生クロックは、多出力位相同期回路部を用いて、各部と同期させられる。また、サーデスの異常を検知して、このクロックの同期状態を監視する監視回路部を備える。 （もっと読む）

【課題】シリアルインタフェース回路におけるＣＤＲ回路の位相追従機能を、ループバックテストによって検査する。
【解決手段】本発明による半導体装置において、ＰＬＬ回路２は、周波数変調された参照クロック１に基づいて、受信用クロック２１及び送信用クロック２２を生成する。シリアライザ３は、送信用クロック２２に応じたタイミングでパラレルデータ３３をシリアル化して出力する。ＣＤＲ回路８は、受信用クロック２１に基づいて、受信データ２０に対するクロックデータリカバリを実行し、再生データ２４を生成する。デシリアライザ１４は、再生データ２４をパラレル化する。ループバック回線１９は、シリアライザ７から出力されたシリアルデータ１８を、受信データ２０としてＣＤＲ回路８に入力する。 （もっと読む）

【課題】携帯端末用デバイスから出力されるデータに無信号期間が発生した場合でもクロックデータリカバリ回路の同期外れを生じさせないようにする。
【解決手段】期間判定手段３０は、携帯端末用の被測定デバイス１からシリアルデータ信号Ｒｄが所定のビットレートで出力されている有信号期間と、シリアルデータ信号が出力されていない無信号期間とを判別する。そして、有信号期間と判別されている間は、信号切替手段３５を介して、被測定デバイスから出力されるシリアルデータ信号をＣＤＲ（クロックデータリカバリ回路）４０に与え、無信号期間と判別されている間は、被測定デバイスから出力されるシリアルデータ信号に代わって、擬似データ信号発生手段３３が生成する擬似データ信号ＲｘをＣＤＲ４０に与えて、ＣＤＲ４０の同期状態を維持する。 （もっと読む）

装置は、タイミング情報、周波数情報、位相情報及びそれらの組み合わせの内の少なくとも1つを有する第1信号を生成する局部発振器(LO)と、タイミング情報、周波数情報、位相情報及びそれらの組み合わせの内の少なくとも1つを有する第2信号を受信する入力を有するLOエラー補正部とを有し、第2信号はLOを調整するために使用され、LOエラー補正部は、第2信号がLOを調整するために利用可能でなくなった場合に、第2信号より精度が低いソースを用いてLOを調整し、第2信号が少なくとも一次的に利用可能になった場合に、第2信号に対するLOのオフセットエラーを判定し、当該装置が継続的にLOを調整するために第2信号を利用する前に、第2信号が利用可能でなくなった場合、第2信号が一次的に利用可能であった期間内に取得された情報に基づいて、第2信号に対するLOのオフセットエラーを補正し、第2信号が以後に少なくとも一次的に利用可能になるまで、第2信号よりも精度が低いソースを用いてLOを調整する。
（もっと読む）

【課題】同期式連続データ伝送の信頼性を確保すると共に容易に設計することができるデータ送受信方法を提供する。
【解決手段】データ送信装置１１は、通信開始時にテストデータをデータ受信装置１２に送信する。データ受信装置１２は、システムクロックを数倍に逓倍した内部クロックによりテストデータをサンプリングしてキャプチャ回路２３に取り込み、データ取り込みタイミング制御部２４において上記取り込みデータから最適のデータ取り込みタイミングを選択して設定する。データ受信装置１２は、通常のデータを取り込む際は、データ取り込みタイミング制御部２４において設定された最適のデータ取り込みタイミングにて受信データの取り込みを行う。 （もっと読む）

【課題】クロック信号の誤った切り替えの防止を図る。
【解決手段】ユニット１２_ｉへの電源供給でパワーオンリセット信号発生回路１２８_ｉからリセット時間出力されるリセット信号Ｒによってインヒビット回路１２９_ｉからの選択信号Ｓ２を第２の選択回路１２７_ｉで選択する。状態保持回路１２６_ｉは、クロック信号切り替え制御ユニット１４からの地気情報信号によってクロック信号切り替え制御ユニット１４からのクロック切り替え信号Ｓ１を保持する。リセット時間経過後パワーオンリセット信号発生回路１２８_ｉからリセット信号Ｒが出力されなくなると、第２の選択回路１２７_ｉは、状態保持回路１２６_ｉに保持され出力されているクロック切り替え信号Ｓ１を選択する。 （もっと読む）

【課題】エラーが発生する前にエラー発生の予兆を知る。
【解決手段】データ入力信号Ｄｉｎからデータ入力信号Ｄｉｎに係るクロック信号ＣＫ１を再生するクロック再生回路１１と、再生されたクロック信号ＣＫ１に同期すると共に再生されたクロック信号ＣＫ１に対して一定の位相差を有する１または２以上のサンプリングクロック信号ＣＫ２、ＣＫ３を生成するサンプリングクロック生成回路１２と、１または２以上のサンプリングクロック信号ＣＫ２、ＣＫ３および再生されたクロック信号ＣＫ１によってそれぞれデータ入力信号Ｄｉｎをサンプルホールドするサンプルホールド回路１３と、サンプルホールド回路１３のそれぞれのサンプリング結果の論理値の全てが同一ではない場合にエラー予兆信号Ｅｐを出力するエラー判定回路１４と、を備える。 （もっと読む）

【課題】デスキューのための送受信装置及びレーンを用意することなく、低コストでかつ帯域を有効利用する。
【解決手段】本発明は、フレーム同期情報を示す特定バイトがパラレル化した際に、レーン毎に異なるパターンとなることを利用してパターンマッチングを行ってパラレル化したレーン間のスキュー量を調整するものであり、パターンマッチング信号を検出した後に、固定遅延と可変遅延を信号に付与し、可変遅延設定に要する時間以上の遅延を固定遅延により付与する。また、レーン毎に検出するパターンマッチング信号とフレーム同期外れの両方を検出する。また、パラレル化する際に、パラレル数ｎとインタリーブするビット数ｍの場合、ｎ×ｍが伝送フレームの総ビット数の約数とならないようにｎとｍを決定する。 （もっと読む）

【課題】４０Ｇｂ／ｓの伝送速度の光通信技術において、伝送装置へ入力される光信号の断絶および光信号の入力復旧の際のＰＬＬ基準クロックの切り替え時間を短縮し、光信号のエラービット数を低減する。
【解決手段】ＯＣ７６８またはＳＴＭ−２５６の３９．８１３Ｇｂ／ｓの伝送レートを有するＳＯＮＥＴ／ＳＤＨで伝送路が構成される端末装置側と、４３．０１８Ｇｂ／ｓの伝送レートを有するＯＴＵ３で伝送路が構成されるＷＤＭ側とを接続する本発明の光伝送装置１００ａは、入力信号の断絶時または切り替え時に、ＰＬＬ部１０６が、該ＰＬＬ部１０６へ入力するために分周する以前の該入力信号のクロック信号の周波数に応じてＯＳＣ１０８が発振する所定の周波数のクロック信号を、ＰＬＬ基準周波数を生成するためのクロック信号として切り替えて取得するように制御するセレクタ部１０９を有する。 （もっと読む）

【課題】 シリアルデータの高速化にともなう受信性能の低下および連続同符合データ受信によるクロックデータリカバリー回路の精度低下を防止し、尚且つ消費電力の低いクロックデータリカバリー回路を提供する。
【解決手段】 シリアルデータを受信するSerDes回路101と、並走クロック信号を受信する参照SerDes回路102とを有し、SerDes回路101は、参照SerDes回路102の生成した位相制御信号P_CSを用いて位相制御された再生クロックにより受信したシリアルデータの直列並列変換を行う。 （もっと読む）

【課題】クロック非転送時の不安定な動作を防止できる高速シリアルインターフェース回路及びこれを含む電子機器を提供すること。
【解決手段】高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。クロック検出回路８０は、クロックレシーバ回路２０からの受信クロックＣＫＩＮと自走クロック生成回路７０からの自走クロックＯＳＣＫを比較し、差動クロック信号線を介してクロックが転送されているか否かを検出する。出力マスク回路９０は、差動クロック信号線を介してクロックが転送されていないことが検出された場合に、ロジック回路ブロック３０の出力信号ＲＴ、ＲＣＫを、後段の回路に伝達されないようにマスクする。 （もっと読む）

【課題】従属同期クロック信号生成装置に関し、従属同期用クロック信号の系切替え時に瞬断なくクロック信号を供給し、擾乱の無い装置供給用クロック信号を供給する。
【解決手段】外部から２系統の従属同期クロック信号を入力し、該従属同期クロック信号の１周期分の信号の開始部分を検出してハイレベル信号を出力し、該従属同期クロック信号の１周期未満のタイミングでローレベル信号を出力する２系統のクロック信号生成部（＃０）１−１，（＃１）１−２と、該クロック信号生成部から出力される信号の論理和信号をクロック信号としてＰＬＯ部６−７出力する論理和信号出力部１−３を備える。クロック信号生成部は、内部自走クロック源１−４のクロックをカウントして従属同期クロック信号の１周期未満のタイミングでローレベル信号をフリップフロップ回路１−１２，１−２２のリセット端子に入力して強制的にローレベル信号を出力させる。 （もっと読む）

【課題】高速シリアルデータ転送の受信回路において、低消費電力モードから通常モードに復帰する際の復帰時間を短縮する。
【解決手段】シリアルデータ転送路から転送される同期用クロックを含むシリアルデータから同期用クロック及びデータを再生するクロックデータ再生回路であって、シリアルデータ及び基準クロックを電力モードに応じて選択してクロックデータ再生回路に供給する選択回路を具備する。 （もっと読む）

【課題】同期回路が１系統で、温度変化等によるクロック位相ずれの増大を防止できるシンボル同期回路を提供すること。
【解決手段】シンボル同期回路は、戻し段数決定部１０４を有し、可変遅延器１０１から左端信号１０９及び右端信号１１０を取り出す。左端信号１０９と右端信号１１０は、クロック信号１０７をそれぞれ異なる遅延段数により遅延させた信号である。遅延段数とは、クロック信号１０７を遅らせるために通過させた遅延素子の個数を意味する。戻し段数決定部１０４は、左端信号１０９と右端信号１１０の位相差がクロック周期の自然数倍の時間に最も近くなるときの、左端信号１０９と右端信号１１０のそれぞれの遅延段数の差を、戻し段数として算出する。巡回制御部１０３は、戻し段数決定部１０４から指示される段数に基づいて戻し処理を行なう。 （もっと読む）

【課題】位相変調方式により送信される位相変調信号を復調して得られる復調信号の受信同期の状態が確立されるように制御する受信同期制御装置および方法に関し、受信カードの受信同期の状態を常時監視しなくても、簡単な方法で復調信号の受信同期が取れているか否かを確認することを目的とする。
【解決手段】アナログ復調信号のサンプリング処理により抽出されるサンプリング復調信号の信号レベルを検出する信号レベル検出部５と、検出された信号レベルに従って極座標表示が行われたサンプリング復調信号に含まれる複数種のデータのコンスタレーション位置を特定するコンスタレーション位置特定部６と、特定されたコンスタレーション位置に基づいて算出される位相角度と基準位相角度との差分を演算する位相角度差演算処理部７とを備え、この差分が所定の範囲内に入るように位相角度を制御する。 （もっと読む）

【課題】 高速光伝送システムにおけるＪＣ処理に要求される高精度かつ高速のクロック偏差検出を比較的簡単な回路で実現する。
【解決手段】 第一のクロックの一定周期ごとに第二のクロックの計数値を求め、その計数値とクロック偏差がない場合の理想値とを比較してその結果を保持し、複数回の比較結果からクロック偏差を判定する。 （もっと読む）