【課題】低周波数のクロックしか供給できないバーンインテスタを用いた場合であっても、テストに長時間を要するディスターブテストを、高周波数で実行可能な半導体装置を提供する。
【解決手段】テスト動作モードにおいて、ロウアドレスバッファ部１２ｄにより、第１のワード線の位置を示すロウアドレスを取り込む。制御回路１８ａ及びタイミング制御回路１８ｂは、第１のワード線とビット線対を共有する第１のワード線とは異なる第２のワード線を選択し、当該ワード線に接続されるメモリセルのリフレッシュ動作を、外部から供給されるクロック信号の第１の周波数に比べて高い第２の周波数で実行する、ことを特徴とする。 （もっと読む）

【課題】欠陥セルのリフレッシュによる救済制御を簡易にする。
【解決手段】 半導体装置は、第１及び第２のＲＯＭと、設定信号に基づいて、入力ノードに時系列に複数回供給される複数の入力アドレスから、前記第１及び第２のＲＯＭにそれぞれ記録すべき第１及び第２のアドレスを設定する制御回路と、を備え、前記制御回路は、前記設定信号に基づいて前記入力アドレスを前記第１のアドレスとして設定し、前記第１のアドレス信号が設定された後には、前記設定信号に基づき、且つ、前記設定された第１のアドレスと前記入力アドレスとが予め定めた一部のビットに関して互いに異なる場合に、その時の前記入力アドレスを前記第２のアドレスとして設定する。 （もっと読む）

【課題】データ保持特性が経時的に変化する半導体メモリをも考慮したデータ保持特性試験において、試験の信頼度を確保したまま時間の短縮を図る。
【解決手段】複数のメモリセルに第１のデータを書き込む工程Ｓ１０と、複数のメモリセルに書き込まれた第１のデータを第１の所定時間保持する工程Ｓ２０と、複数のメモリセルから所定時間保持された第１のデータを読み出し、読み出した第１のデータを、第２のデータとして複数のメモリセル夫々に書き込む工程Ｓ３０と、複数のメモリセル夫々に書き込まれた第２のデータを第２の所定時間保持する工程Ｓ４０と、Ｓ３０およびＳ４０を所定回数繰り返す工程Ｓ５０と、Ｓ４０の後に行われ、複数のメモリセル夫々から第２のデータを読み出し、読み出した第２のデータの値を基に複数のメモリセル夫々のデータ保持特性を判定する工程Ｓ６０と、を有する半導体メモリの試験方法を提供する。 （もっと読む）

【課題】セルフリフレッシュ動作後にＤＬＬ回路がロック動作を実行しない状況での記憶装置の評価を行うことが可能な記憶装置を提供する。
【解決手段】通常モードとテストモードとを有しセルフリフレッシュ動作を行う記憶装置は、ＤＬＬ回路と制御部とを含む。ＤＬＬ回路は、入力信号を受け付けると入力信号を遅延した遅延信号を出力し、また、入力信号と遅延信号との位相差が所定値になるように遅延信号の遅延量を設定するロック動作を行い、その後、位相差が所定値である状態を維持する。制御部は、通常モード下でセルフリフレッシュ動作が実行された後には、ＤＬＬ回路にロック動作を実行させ、テストモード下でセルフリフレッシュ動作が実行された後には、ＤＬＬ回路にロック動作を実行させない。 （もっと読む）

【課題】 不良セルを交換セルに効率的にリマッピングすること。
【解決手段】 開示した実施形態は、ダイナミックメモリセルセットおよび交換ダイナミックメモリセルセットを含むダイナミックメモリ装置を提供する。交換ダイナミックメモリセルセットには、ダイナミックメモリセルセットにおける所定の不良セル用の交換データビットを含むデータセルと、不良セルを識別するアドレスビットを含むアドレスセルと、が含まれ、各データセルは、ダイナミックメモリセルセットにおける関連する不良セルを識別するアドレスセルのグループに関連付けられる。ダイナミックメモリ装置にはまた、リマッピング回路が含まれ、このリマッピング回路は、ダイナミックメモリセルセットにおける不良セルを、交換セルのセットにおける関連する交換セルにリマッピングする。 （もっと読む）

【課題】パーシャルアレイセルフリフレッシュ機能を高速にテストする。
【解決手段】メモリセルアレイ２０内の複数の領域のうち、セルフリフレッシュ動作を行わない領域を示すマスク情報ＭＡＳＫを格納するマスク情報格納回路３６と、セルフリフレッシュコマンドによって活性化され、リフレッシュアドレスＲｅｆＡＤＤとマスク情報ＭＡＳＫとの一致を検出したことに応答して一致信号ＨＩＴを生成するマスク判定回路３４と、一致信号ＨＩＴの活性化に応答してセルフリフレッシュ動作を禁止するリフレッシュ動作制御回路３５とを備える。マスク判定回路３４は、テストモード信号ＴＳＥＴが活性化している場合には、オートリフレッシュコマンドによっても活性化される。これにより、実際にセルフリフレッシュモードにエントリすることなくパーシャルアレイセルフリフレッシュ機能のテストが行える。 （もっと読む）

【課題】DRAMにおいて、データ保持時間がランダム・テレグラフ・ノイズ的に変化してリテンション不良となるものをスクリーニングする。
【解決手段】データ保持機能を調べるポーズ・リフレッシュ試験を行う直前に、メモリセルトランジスタを構成する基板のゲート電極側界面に正孔が蓄積されるようなバイアスを、ゲート電極に印加することと、このようなポーズ・リフレッシュ試験をチップ全面全ビットにおいて１回、もしくは複数回繰り返して行うことでて、データ保持能力のランダムな経時変化に起因したリテンション不良を生じる可能性のあるビットをスクリーニングする。 （もっと読む）

【課題】 半導体記憶装置のセルフリフレッシュ時にもＷＲＩＴＥ動作を可能にし、これをセルフリフレッシュモードのテストに有効に利用できるようにする。
【解決手段】 セルフリフレッシュ機能を有する半導体記憶装置に、セルフリフレッシュ時にメモリセルへのデータ書き込み動作を可能にさせる回路手段を備えた。これにより、セルフリフレッシュ時に、前記回路手段によって前記メモリセルへのデータ書き込みを可能にさせた状態にてリフレッシュカウンタにより決められるロウアドレス上のメモリセルにデータ書き込みを行なうことにより、セルフリフレッシュ周期が規格内であるかをテスト可能にした。 （もっと読む）

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）１０をリフレッシュする方法は、第１リフレッシュレートでＤＲＡＭの少なくとも一部２３にリフレッシュを実行するステップと、第２リフレッシュレートでＤＲＡＭの少なくとも第２部分２４にリフレッシュを実行するステップとを含む。第２部分は、第１リフレッシュレートでデータ保持基準を満たさないＤＲＡＭの１つまたは複数の行を含み、第２リフレッシュレートは第１リフレッシュレートより高い。
（もっと読む）

【課題】エラー検出訂正回路を搭載してデータの信頼性を確保しながら、高速データ転送を実現したメモリ装置を提供する。
【解決手段】メモリセルアレイと、読み出しデータのエラー検出と訂正を行なうエラー検出訂正回路と、読み出しデータ及び書き込みデータを一時格納するために設けられた、データビット数が前記エラー検出訂正回路によるエラー検出訂正処理の際のチェックビットを含めたデータビット数の整数倍に設定されたバッファレジスタとを備える。バッファレジスタに外部から格納された書き込みデータは、エンコードされてバッファレジスタにチェックビットと共に上書きされた後、メモリセルアレイに転送書き込みされる。メモリセルアレイから読み出されたデータはチェックビットと共にバッファレジスタに格納され、その後デコードされて正しい読み出しデータとしてバッファレジスタに上書きされた後、外部に出力される。 （もっと読む）

【課題】発振回路を構成するインバータの純粋な動作速度を求めることができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数のワード線と、複数のビット線と、複数のメモリセルとを含むメモリブロックと、テスト信号に基づいて制御される遅延速度調整回路が付加された発振回路と、リフレッシュモード時、発振回路の出力に基づいて複数のメモリセルを順次アクセスするアクセス制御回路と、を備える。発振回路は、テスト信号が入力されていないとき、遅延速度調整回路を有効にして第１の周期で発振し、テスト信号が入力されているとき、遅延速度調整回路を無効化して、第１の周期よりも短い第２の周期で発振する。 （もっと読む）

【課題】ＳＲの動作で発生するノイズを加速しながら、メモリセルのデータ保持不良を確実に検出すること。
【解決手段】本発明の一態様に係る半導体記憶装置１は、複数のメモリセルを有するメモリセルアレイＨ４０と、メモリセルのセルフリフレッシュの周期を決定するＳＲタイマー回路Ｈ８０と、セルフリフレッシュの対象となるメモリセルの内部アドレス信号を生成するリフレッシュカウンタＨ２０と、セルフリフレッシュの１周期間に、連続してリフレッシュ動作を実行するためのパルス活性信号を出力する回路とを備えるものである。 （もっと読む）

【課題】 テスト時間の短縮に加えて歩留まりの向上に寄与する半導体記憶装置を提供する。
【解決手段】 メモリセルアレイに供給するプレート電圧を発生する基準電圧生成回路１０と、外部からプレート電圧を供給するためのプレート電圧供給端子２０と、前記プレート電圧発生回路からのプレート電圧供給と前記プレート電圧供給端子を通しての外部からのプレート電圧供給を切替える切替回路３０を有する。 （もっと読む）

【課題】リフレッシュの回数不足によるデータ破壊を抑制する。
【解決手段】リフレッシュ制御回路１０は、所定のタイミングごとにアサートされるＤＲＡＭ（Dynamic Random Access Memory）２００のリフレッシュを要求する割込信号ＲＥＦＴＥＮＤを受ける。リフレッシュ制御回路１０は、割込信号ＲＥＦＴＥＮＤがアサートされた回数をカウントし、ＤＲＡＭ２００が外部からアクセス可能なアイドル状態において、カウントした回数、ＤＲＡＭ２００をリフレッシュさせるための割込サブルーチン開始信号ＩＪＭＰをアサートする。リフレッシュ回路４は、割込サブルーチン開始信号ＩＪＭＰがアサートされると、所定の割込サブルーチンを実行し、リフレッシュパターンをＤＲＡＭ２００に供給する。 （もっと読む）

【課題】本発明は、テスト時間を短縮できるマルチテストが可能な半導体集積回路を提供する。
【解決手段】本発明は、マルチテストモード信号及び読取り／書込み区分信号により、アップダウンマット内の入出力スイッチを制御するアップダウンマット入出力スイッチ制御信号の活性化の可否を制御するマルチモード制御信号生成部；マルチテストモードアクティブ書込み信号により、複数のマットを同時に活性化させるためのマルチマット選択信号を出力するマルチモードデコーダ；及び、前記アップダウンマット入出力スイッチ制御信号及び前記マルチマット選択信号により、ワードライン及び入出力スイッチをイネーブルさせるマットコントローラーを含む。 （もっと読む）

【課題】長周期の動作電流の測定をも可能とするデジタル測定器の提供。
【解決手段】動作電流を測定するデジタル測定器において、動作電流の測定アナログデータをデジタルデータに周期的に変換して得た取得データを出力するＡ／Ｄ変換器６１と、取得データを加算器出力データに加算する加算動作を行い、加算結果を前記加算器出力データとして出力する加算器６２と、加算器６２による所定回数の加算結果を前記所定回数で除算して平均値を求める除算器６３とを備えることを特徴とするデジタル測定器。 （もっと読む）

【課題】簡単に発振信号の周期のばらつきを防止することができる発振装置、その調整方法及びメモリ装置を提供することを課題とする。
【解決手段】イネーブル信号に応じて発振信号を生成する発振器（１０５）と、前記発振信号の発振数をカウントし、第１の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウンタ（１０６）と、前記カウントされた発振数及びリファレンス数を比較する比較器（１０７）とを有することを特徴とする発振装置が提供される。 （もっと読む）

【課題】大規模な回路の変更を必要とせず、回路サイズの増大を防止しながら、メモリセルアレイの上書きが可能な不揮発性記憶装置等を提供すること。
【解決手段】不揮発性記憶システム１は、メインメモリセルアレイ１０に対応してメインメモリ用リファレンスセル１２が備えられ、スペアメモリセルアレイ１１に対応してスペアメモリ用リファレンスセル１３が備えられる。スペアメモリセルアレイ１１は少なくとも第１領域ＳＰ１および第２領域ＳＰ２に区分けされる。メインメモリセルアレイ１０にデータが書き込まれる初回の書込み動作時には、データ書込み先として第１領域ＳＰ１が選択され、リファレンスデータの書込み先としてメインメモリ用リファレンスセル１２が選択される。追加の書込み動作時には、データ書込み先として第２領域ＳＰ２が選択され、リファレンスデータの書込み先としてスペアメモリ用リファレンスセル１３が選択される。 （もっと読む）

【課題】低消費電力かつ高速動作が可能な半導体記憶装置を提供する。
【解決手段】この半導体記憶装置は、スペア置換判定回路３、複数のメモリブロックＭ、複数のセンスアンプブロック１０および複数の選択ゲート制御回路１００を備える。メモリブロックＭに含まれるノーマルブロックは、いずれかのメモリブロックに含まれるスペアブロックにより置換救済が可能である。選択ゲート制御回路１００は、メモリブロックＭとセンスアンプブロック１０とを選択的に結合状態／非結合状態にするための制御を行なう。選択ゲート制御回路１００は、スペア置換判定に先立って、選択されたメモリブロックに含まれるノーマルブロックと対応するセンスアンプブロックと、およびスペアブロックと対応するセンスアンプブロックとを同時に結合状態にする。 （もっと読む）

【課題】モニターバーンイン試験方法およびモニターバーンイン試験装置に関し、素子のメモリアクセス速度を低下させることなく、かつ外部リフレッシュ回路を不要とした簡単な装置でモニターバーンイン試験を行うことを目的とする。
【解決手段】読み出し時に、多数のリフレッシュ必要な素子を複数の素子群に分け、１つの素子群を選択するステップと、ステップで選択された１つの素子群のうちの、１つあるいは１行あるいは１列の素子について、リフレッシュ停止、読み出し、リフレッシュ再開を順次繰り返すステップとを有する。 （もっと読む）