【課題】不要にリフレッシュ周期が変更されることによる無駄な消費電流を削減する。
【解決手段】複数の半導体チップを備え、複数の半導体チップのうちの第１の半導体チップは第１の温度センサを有し、第１の半導体チップとは異なる第２の半導体チップはリフレッシュ動作を必要とする半導体チップであって、第１の半導体チップの第１の温度センサの出力結果に応じて第２の半導体チップのリフレッシュ周期が変更される。 （もっと読む）

【課題】セルフリフレッシュモード入り後初期期間に周期が制御されたセルフリフレッシュパルスを生成することにより、リフレッシュフェイルを防止することが可能なセルフリフレッシュパルス生成回路を提供する。
【解決手段】セルフリフレッシュパルス生成回路は、セルフリフレッシュモード入り後初期期間の終了時点でレベルが遷移する制御信号を生成する制御信号生成部と、前記セルフリフレッシュモードにおいて、前記制御信号に応答して、周期が制御されたセルフリフレッシュパルスを生成するセルフリフレッシュパルス生成部とを備える。 （もっと読む）

【課題】独立パーシャルアレイリフレッシュ機能を有する改善されたダイナミックランダムアクセスメモリ(DRAM)を提供する。
【解決手段】DRAMデバイスが、複数のメモリサブブロックを有する。各サブブロックは、複数のワード線を有し、これらのワード線に、複数のデータ記憶セルが接続される。パーシャルアレイセルフリフレッシュ(PASR)構成セッティングが、独立に作られる。PASRセッティングに従って、メモリサブブロックが、リフレッシュのためにアドレッシングされる。PASRセッティングは、メモリコントローラによって作られる。サブブロックアドレスのすべての種類の組合せを選択することができる。したがって、メモリサブブロックは、完全に独立にリフレッシュされる。データ保持に関するユーザ選択可能メモリアレイは、特に低消費電力モバイル応用の有効なメモリ制御プログラミングをもたらす。 （もっと読む）

【課題】 リフレッシュの有無をリアルタイムに判定でき、しかも、優先データを扱うことが可能なパケットバッファ装置を提供する。
【解決手段】 対象としているパケットバッファ装置は、メモリ空間を複数のブロックに分け、メモリブロック単位で書込みデータのリフレッシュを行うものである。そして、メモリブロック毎に、書込みデータ数と読出しデータ数との一致、不一致を判定する一致・不一致判定手段と、書込みデータ数と読出しデータ数とが一致しているメモリブロックのリフレッシュを禁止し、書込みデータ数と読出しデータ数とが不一致のメモリブロックのリフレッシュを許可するリフレッシュ制御手段とを備えることを特徴とする。 （もっと読む）

【課題】頻繁なリフレッシュ動作が不要で、正常な読み出しを行うことのできる２トランジスタ型のＤＲＡＭを備えた半導体装置を提供する。
【解決手段】本実施形態の半導体装置は、ゲートが第１配線に接続され、第１ソース／ドレインの一方が第２配線に接続された第１トランジスタと、ゲート絶縁膜、ゲート電極、および前記ゲート絶縁膜と前記ゲート電極との間に設けられしきい値を変調するしきい値変調膜を有するゲート構造と、第２ソース／ドレインとを備え、前記ゲート電極が前記第１トランジスタの前記第１ソース／ドレインの他方に接続され、前記第２ソース／ドレインの一方が第３配線に接続され、前記第２ソース／ドレインの他方が第４配線に接続された第２トランジスタと、を備えている。 （もっと読む）

【課題】温度情報出力装置の面積を増やさなくとも動作可能な温度範囲を増やすことができる、温度情報出力装置の温度情報出力方法を提供する。
【解決手段】温度を感知し、当該温度に対応する第１の電圧ＶＴＥＭＰを出力するステップと、第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとを比較するステップと、この比較結果に基づいて、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥを加減するステップと、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥによって変化する第２の電圧ＤＡＣＯＵＴを生成するステップとを含み、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥによって変化する第２の電圧ＤＡＣＯＵＴの変化幅が温度区間別に異なる。 （もっと読む）

【課題】セルフリフレッシュ（ＳＲ）モードにおける不要な電流消費を最小化できる半導体メモリ素子の駆動方法を提供する。
【解決方法】１）各行のリフレッシュタイム特性に対応する第１格納値を初期化し、２）第１格納値が設定された行のうちの第１行目に対して、各列のデータを第２格納値として格納し、３）リフレッシュ周期の設定のための検出動作を行い、その結果に応じて第１格納値を設定し、４）第２格納値を第１行に再格納し、５）残りの全ての行に対して第１格納値の設定が完了するまで、又は、ＳＲモードが終了するまで２）〜４）を繰り返し、６）ＳＲモードを脱出した後、ノーマルアクティブモードで書き込み動作を行う行に対応する第１格納値を「０」に設定し、７） ２）〜６）をＳＲモードの度に繰り返す工程を含み、第１格納値によって選択されたリフレッシュ周期によって残りの行に対するリフレッシュ動作の実行又は省略の可否を決定する。 （もっと読む）

【課題】セルフリフレッシュモードからの復帰時間を高速化する。
【解決手段】例えば、コントローラ５０は、半導体装置１０に対してセルフリフレッシュコマンドＳＲＥを発行することによってセルフリフレッシュモードにエントリさせる。半導体装置１０は、セルフリフレッシュモードにエントリすると、オシレータ１５０を用いてリフレッシュ動作を周期的に実行する。セルフリフレッシュモードにおいて１回のリフレッシュ動作に要する時間をオートリフレッシュの１／４に短縮するとともに、リフレッシュ動作の実行頻度を４倍とする。これにより、セルフリフレッシュイグジットコマンドＳＲＸを発行した後、ロウ系のコマンドの投入が禁止される期間を短縮することが可能となる。 （もっと読む）

【課題】セルフリフレッシュモードにエントリしている期間中においてもデータ端子のインピーダンス制御を可能とする。
【解決手段】例えば、コントローラ５０は、半導体装置１０に対してセルフリフレッシュコマンドＳＲＥを発行することによってセルフリフレッシュモードにエントリさせる。半導体装置１０は、インピーダンス制御信号ＯＤＴを受信する入力バッファ回路７２をセルフリフレッシュモード中においても常時活性化させるとともに、セルフリフレッシュモード中においては、内部クロック信号ＩＣＬＫ０に同期してインピーダンス制御信号ＩＯＤＴ０をラッチするラッチ回路８４をバイパスさせる。これにより、外部クロック信号ＣＫを使用することなく、セルフリフレッシュモード中におけるインピーダンス制御信号ＯＤＴの入力が可能となる。 （もっと読む）

【課題】セルフリフレッシュモードからの復帰時間を高速化する。
【解決手段】例えば、コントローラ５０は、半導体装置１０に対してセルフリフレッシュコマンドＳＲＥとセルフリフレッシュイグジットコマンドＳＲＸを交互に周期的に発行する。半導体装置１０は、セルフリフレッシュコマンドＳＲＥに同期してリフレッシュ動作を例えば１回だけ実行し、セルフリフレッシュイグジットコマンドＳＲＸに応答してＤＬＬ回路２００の状態更新を実行する。これにより、セルフリフレッシュイグジットコマンドＳＲＸを発行した後、ロウ系のコマンドや位相制御された内部クロック信号ＩＣＬＫ１を必要とするコマンドを短時間で発行することが可能となる。 （もっと読む）

【課題】セルフリフレッシュモードからの復帰時間を高速化する。
【解決手段】例えば、コントローラ５０は、半導体装置１０がセルフリフレッシュモードにエントリしているか否かにかかわらず外部クロック信号ＣＫを連続的に発行する。半導体装置１０は、セルフリフレッシュモードにエントリしている期間に外部クロック信号ＣＫの入力バッファ回路７１とＤＬＬ回路２００を間欠的に活性化させる。これにより、セルフリフレッシュモード中においてもＤＬＬ回路２００の状態が間欠的に更新され、正しく位相制御された内部クロック信号ＩＣＬＫ１が得られる状態に保たれる。したがって、セルフリフレッシュモード中における入力バッファ回路７１の消費電力を削減しつつ、セルフリフレッシュモードからイグジットした後、位相制御された内部クロック信号ＩＣＬＫ１を必要とするコマンドを短期間で投入することが可能となる。 （もっと読む）

【課題】アクセス頻度が高いプレートのリフレッシュ動作頻度を上げる技術を提供する。
【解決手段】半導体装置において、プレートへのアクセス頻度を検出し、アクセス頻度が所定の閾値を超えたときに活性信号を出力するディスターブカウンタ回路と、オートリフレッシュコマンド時に活性信号を検出すると、アクセス頻度が所定の閾値以上のプレートについてのリフレッシュ割り込み信号を出力するリフレッシュカウンタ回路とを提供する。 （もっと読む）

【課題】エラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法を提供する。
【解決手段】半導体メモリ装置のチップ内部でデータ・スクラビングを行うエラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法であって、該メモリ装置のリフレッシュ方法は、メモリ装置の対応する部分について、スクラビングのない少なくとも１つのリフレッシュを行う段階と、メモリ装置の対応する部分について、スクラビングを有する少なくとも１つのリフレッシュを行う段階と、を含む。 （もっと読む）

【課題】リフレッシュ動作の回数を減らすことで、消費電力を抑える。また、先に書き込んだデータを破壊することなく、データを読み出す。
【解決手段】ソースまたはドレインの一方となる第１の電極と、ソースまたはドレインの他方となる第２の電極と、第１のチャネル形成領域に絶縁膜を介して重畳して設けられた第１のゲート電極と、を有する第１のトランジスタと、ソースまたはドレインの一方となる第３の電極と、ソースまたはドレインの他方となる第４の電極と、第２のチャネル形成領域が第２のゲート電極と第３のゲート電極との間に絶縁膜を介して設けられた第２のトランジスタと、を有するメモリセルを複数有し、第１のチャネル形成領域及び第２のチャネル形成領域は、酸化物半導体を含んでおり、第２の電極は、第２のゲート電極に直接接続されている記憶装置とする。 （もっと読む）

【課題】小面積かつ低消費電力であるリフレッシュタイミング検出回路を有する半導体記憶装置を提供する。
【解決手段】酸化物半導体を用いた第１のトランジスタ、および第１のキャパシタからなるメモリセルをマトリクス状に有するメモリセルアレイと、ｐチャネル型である第３のトランジスタ、第２のキャパシタおよび酸化物半導体を用いた第２のトランジスタを有する参照セル、ならびに抵抗素子およびコンパレータを有するリフレッシュタイミング検出回路と、を有するメモリモジュールにおいて、第１のトランジスタを介して第１のキャパシタに電位が与えられると第２のトランジスタを介して第２のキャパシタに電位が与えられ、第２のキャパシタの電位に応じて第３のトランジスタのドレイン電流値が変化し、第３のトランジスタのドレイン電流値が任意の値より大きくなると、メモリセルアレイおよび参照セルのリフレッシュ動作を行う。 （もっと読む）

【課題】セルフリフレッシュのピーク電流値を低減し、セルリフレッシュからのＥｘｉｔ時間を短縮する半導体装置を提供する。
【解決手段】リフレッシュ活性化信号（ＲＥＦＡＣＴ０〜ＲＥＦＡＣＴ３）が入力されると、内部のメモリセルをリフレッシュする少なくとも２以上のメモリバンク（ｂａｎｋ０〜ｂａｎｋ３）と、オートリフレッシュコマンドが入力されると、メモリバンクのうち全てのメモリバンクのリフレッシュ動作を活性化するリフレッシュ活性化信号をメモリバンク各々に対して出力して第１のリフレッシュ制御動作を行い、セルフリフレッシュコマンドが入力されると、メモリバンクのうち一部のメモリバンクのリフレッシュ動作を活性化するリフレッシュ活性化信号を当該一部のメモリバンクに対して出力して第２のリフレッシュ制御動作を行うリフレッシュ制御回路（２２）と、を備える。 （もっと読む）

【課題】メモリ装置のリフレッシュ方法、リフレッシュアドレス生成器及びメモリ装置を提供する。
【解決手段】リフレッシュレバレッジングを利用してメモリ装置をリフレッシュするように、リフレッシュアドレスがリフレッシュ周期で生成される。リフレッシュアドレスが第２アドレスの時、第２アドレスを有する第１ストロングセルの代わりに第１アドレスを有するウィークセルに対するリフレッシュが実行される。リフレッシュアドレスが第３アドレスの時、第１ストロングセルまたは、第３アドレスを有する第２ストロングセルのうち、いずれか１つに対するリフレッシュが実行される。メモリ容量が減少するように、第１、第２及び第３アドレスうち、ただ１つに対するアドレス情報が保存される。他の実施形態において、リフレッシュレバレッジングを実行するように、リフレッシュアドレスが少なくとも１つの所定のアドレスの時、フラグによってウィークセル、第１ストロングセルまたは、第２ストロングセルのうち、いずれか１つに対するリフレッシュが実行される。 （もっと読む）

【課題】互いに独立に動作する複数の記憶領域に対するリフレッシュ動作の起動タイミングが重ならないように制御可能な半導体装置及びシステムを提供する。
【解決手段】本発明は、互いに独立に動作する複数の記憶領域と、これらの記憶領域の動作をそれぞれ独立に制御する複数の制御回路と、リフレッシュ起動制御回路４０とを備えている。リフレッシュ起動制御回路４０は、オシレータ信号Ｎ０を出力するオシレータ４１と、オシレータ信号Ｎ０に基づいて活性化タイミングが互いに異なる複数のリフレッシュ起動信号ＲＳを生成するリフレッシュ起動信号生成回路４２（２分周回路５０〜５２及びデコーダ５３）とを備え、リフレッシュ要求を受けた制御回路に対応する記憶領域が、対応するリフレッシュ起動信号ＲＳの各活性化タイミングに応答してリフレッシュされる。 （もっと読む）

【課題】システム全体の処理の効率を向上させることができる半導体記憶装置を提供することである。
【解決手段】本発明にかかる半導体記憶装置は、メモリセルアレイ１３と、メモリコントローラ１１と、リフレッシュ制御回路１２と、を備える。メモリコントローラ１１は、メモリセルアレイ１３の使用領域の最上位ロウアドレス４４に応じた回数のリフレッシュを実施するタイミングが所定のリフレッシュ期間内において分散するように、リフレッシュを実施するタイミングに応じたリフレッシュ要求信号を生成する。リフレッシュ制御回路１２は、メモリコントローラ１１で生成されたリフレッシュ要求信号３３が供給されるタイミング毎に、メモリセルアレイ１３のリフレッシュを実施するためのリフレッシュアドレス３４が最上位ロウアドレス４４と一致するまで当該リフレッシュアドレス３４を生成する。 （もっと読む）

【課題】ＤＲＡＭなどの揮発性メモリ装置に係わり、リフレッシュ時に必要な消費電力の低減を実現できる技術を提供する。
【解決手段】本コンピュータシステム１は、ＤＲＡＭ２とＣＰＵ４を含んで成り、例えばＣＰＵ４側にデータ反転制御回路１００を備える。データ反転制御回路１００は、ＤＲＡＭ２への書き込み時（ａ）のデータにおける所定幅の書込データ単位ごとに、値“１”の数が過半数かどうかを判定し、過半数である場合は、値“１”／“０”を反転処理する。またデータ反転制御回路１００は、ＤＲＡＭ２からの読み出し時（ｂ）のデータにおける所定幅の読出データ単位ごとに、上記反転状態の値“１”／“０”を反転処理して復元し、読み出しデータとする。上記構成により、ＤＲＡＭ２におけるリフレッシュ動作の対象となる値“１”が記憶されるメモリセルの数を少なくする。 （もっと読む）