【課題】ＳＤＲＡＭモジュールにおいて、ＳＤＲＡＭに記憶されていないモードレジスタ等の保持情報をＳＤＲＡＭに記憶されているデータと同期して読み出すことを可能にする。
【解決手段】ＤＲＡＭ配列に記憶されているデータに対して指示される読み出しコマンド／動作と同等のタイミングおよび動作をするレジスタ読み出しコマンド／動作と呼ばれるデータ転送モードを有する。レジスタ読み出しコマンドは、ＭＲＳまたはＥＭＲＳコマンドと同じ制御信号状態を含み、固有値に設定されたバンクアドレスをもつ。レジスタ読み出しコマンドは、１つのデータのみを読み出すか、またはアドレスバスを利用して、ＤＲＡＭ配列に記憶されていない複数のデータをアドレス指定し得る。レジスタ読み出し動作は、バースト読み出しであり、バースト長は、種々のやり方で定められ得る。 （もっと読む）

【課題】メモリ装置に関する所定の情報、すなわち製造工場、製造日、ウェーハ番号、ウェーハ上の座標等を含む情報格納手段を有するメモリ装置を提供する。
【解決手段】複数個のバンクを含むメモリ装置において、各バンク０〜３が、アドレス信号を受信してデコーディングするプリデコーダ１１と、メモリ装置に関する情報を格納する情報格納手段１２と、情報格納手段１２から出力される情報を受信する入出力ラインドライバ１３と、入出力ラインドライバ１３の出力信号を受信するデータ出力ドライバ１４と、データ出力ドライバ１４の出力信号を受信するデータパッドＤＱ０とを備え、情報格納手段１２が、プリデコーダ１１の出力信号を受信してメモリ装置に関する情報を出力し、情報格納手段１２内に格納されたメモリ装置に関する情報が、メモリ装置のパッケージング後において、テストモード信号により同時に読み出されるように構成されている。 （もっと読む）

【課題】積層型半導体装置における全ての半導体チップのテストを行うにあたり、テスト装置側でチップ選択端子に対して割り当てるべき端子数を削減する。
【解決手段】集積型半導体装置１００のチップ２００において、制御信号出力部２１０は、制御信号入力端子３０２Ａからの外部制御信号ＴＲＧＩの入力に応じて、チップ識別子保持部２５０に対してチップ識別子の保持を指示する。チップ識別子保持部２５０は指示に応じて、アドレス入力端子３０３Ａから入力されるチップ識別子の値を保持する。また、チップ識別子の保持タイミングを指示した後の所定タイミングで次段チップ制御信号ＴＲＧＯを出力する。次段チップ制御信号ＴＲＧＯは、次段のチップ２００が制御信号入力端子３０２Ａから外部制御信号ＴＲＧＩとして入力する。 （もっと読む）

【課題】フラッシュメモリのアクセス時間とＳＤＲＡＭのアクセス時間との整合を図り、大容量フラッシュメモリを含むメモリモジュールとコントローラを提供する。
【解決手段】フラッシュメモリと、ＳＤＲＡＭと、フラッシュメモリ及びＳＤＲＡＭの夫々のアクセスを制御し、外部からのストア命令に従って、ＳＤＲＡＭに記憶されるデータをフラッシュメモリに転送するための制御回路とそれに結合された複数の入出力端子を含む。制御回路は、ストア命令に従ってＳＤＲＡＭに記憶されるデータをフラッシュメモリに転送している間に、ＳＤＲＡＭからのデータ読出し命令が入力された場合において、そのデータ転送を中断し、読み出し命令に従ってＳＤＲＡＭに記憶されるデータを外部に出力するよう制御する。 （もっと読む）

【課題】メモリ装置のギアダウンモード時に、内部クロックとコマンドとの間のタイミングを正確かつ効率的に調整する方法を提供する。
【解決手段】メモリ装置４１０において、内部クロックＩＮＴＥＲＮＡＬ＿ＣＬＫの立上がりエッジと立下がりエッジとでシンクパルスＳＹＮＣ＿ＰＵＬＳＥを検出する第１のステップと、シンクパルスＳＹＮＣ＿ＰＵＬＳＥの検出結果をメモリコントローラ４６０に伝達する第２のステップと、メモリコントローラ４６０がコマンドのタイミングをチューニングする第３のステップとが実行されることを特徴とする。 （もっと読む）

【課題】メモリ装置及びメモリ装置の制御方法を提供する。
【解決手段】メモリコントローラで命令を生成する段階；クロック信号に応答して命令の個数をカウントする段階；命令及び命令に対応するカウント数を保存する段階；メモリコントローラから、命令、命令のカウント数及びデータをメモリ装置に伝送する段階；メモリコントローラから伝送された命令、命令のカウント数及びデータを前記メモリ装置で受信する段階；受信された命令のカウント数を保存する段階；受信された命令のカウント数をメモリコントローラに伝送する段階；を含み、メモリコントローラに命令のカウント数を伝送する段階は、エラー状態の指示で行われ、メモリ装置から受信される命令のカウント数による命令及びデータを、メモリコントローラからメモリ装置に再伝送する段階をさらに含むメモリ装置の制御方法。 （もっと読む）

【課題】 マルチポートメモリのページ動作を容易に実行する。
【解決手段】 マルチポートメモリは、メモリセルを有する複数のメモリコアと、クロック信号を受けるクロック端子、メモリセルを選択するためにクロック信号に同期して供給されるアドレス信号を受けるアドレス端子、およびデータ信号を入出力するデータ入出力端子をそれぞれ有する複数の入出力ポートと、メモリコアにそれぞれ対応し、入出力ポートから供給されるアドレス信号のいずれかを選択し、選択したアドレス信号に応じてメモリセルをアクセスする制御回路と、複数個のメモリセルに対応するデータを保持するバッファとを有する。メモリセルに対して読み書きされるデータは、バッファを介してデータ入出力端子およびメモリセルに伝達される。 （もっと読む）

【課題】不良アドレス１ビット分を一対のアンチヒューズ素子に記憶させる半導体装置において、一方のアンチヒューズ素子のみが不良品である場合であっても、不良品として検出できるようにする。
【解決手段】半導体装置１０は、それぞれハイレベル及びローレベルのうちのいずれか一方にある一対のアンチヒューズ素子５１Ａ，５１Ｂと、これらのうちの少なくとも一方がハイレベルにある場合と、両方がローレベルにある場合とで異なる論理情報を出力するオア回路５６と、これらの論理状態が互いに異なる場合と、互いに同一である場合とで異なる論理情報を出力するエクスクルーシブオア回路５８とを備えることを特徴とする。 （もっと読む）

【課題】メモリの寿命を検出する技術を提供する。
【解決手段】メモリにデータが保持されてからの経過時間を計り、前記経過時間が所定値に達した場合に前記データを前記メモリから読み出し、前記データをエラー無しで読み出せた場合の前記経過時間をデータ保持時間として求め、前記メモリについて求めた第１のデータ保持時間を記憶部に記憶させておき、前記メモリについて前記第１のデータ保持時間以降に求めた第２のデータ保持時間を前記第１のデータ保持時間と比較して前記メモリの寿命を検出する。 （もっと読む）

【課題】高速で動作する半導体素子において、データ伝達の信頼性を高め、動作モードに応じて誤り検出符号ＥＤＣを出力するパッドを介して巡回冗長検査ＣＲＣ用データだけでなく、読み出し命令に対応して出力されるデータのためのデータストローブ信号を出力することにより、入出力の過程で歪み得るデータの信頼性を高めることができるようにする半導体素子を提供すること。
【解決手段】誤り検出のための巡回冗長検査用データを出力するパッドを備えており、該パッドを介し動作モードに応じて前記巡回冗長検査用データを出力するか、又は読み出し命令に対応して出力されるデータとともに出力されるデータストローブ信号を出力することを特徴とする。 （もっと読む）

【課題】コストの増加を抑制しつつ、高いチューニング精度を維持するとともに、チューニングに要する時間の増加を抑制できる半導体装置を提供する。
【解決手段】レベルシフト回路５を構成する可変抵抗Ｒ１およびＲ２に加えて、ＢＧＲ回路１のＶＢＧＲ電圧の出力ノードと可変抵抗Ｒ１との間に接続された付加抵抗ＲＵと、可変抵抗Ｒ２と基準電圧との間に接続された付加抵抗ＲＤとを有し、付加抵抗ＲＵおよびＲＤのそれぞれに並列して、Ｎチャネル型のＭＯＳトランジスタＴＵおよびＴＤが接続されている。 （もっと読む）

【課題】プローブ検査の要求位置精度を高めることなく、半導体メモリのデータ入出力PADを狭ピッチにする。
【解決手段】複数のメモリセルからなるメモリセルアレイ101と、狭ピッチの信号端子DQ1〜DQｎと、ピッチの大きいテスト用信号端子TEST1〜4と、メモリセルに書き込むデータを信号端子から入力されたデータとテスト用信号端子から入力されたデータのいずれかから選択するものであって、各信号端子の配列に基づいてデータを重複させて割り当てるデータラッチ回路405とを備えている。 （もっと読む）

【課題】テスト時に観測ピン数を減らすと共に出力データのデータレートを落として出力することが可能な同期型半導体記憶装置を提供する。
【解決手段】入出力回路部に複数のデータ端子に出力されるデータの一致を検出する一致検出回路２５０を設ける。テスト時にはラッチ１４６、１４８に同じ結果が書込まれ、クロック信号に応じて交互に読み出される。したがって、通常時にダブルデータレートでデータを出力する端子からテスト結果をデータレートを落として出力することができる。性能の低いテスタでも観測が可能であり、テストコストが削減できる。 （もっと読む）

【課題】スキャンテストが失敗した場合でも有効なテスト結果を得ることができる記憶回路制御装置、記憶回路テスト方法を提供する。
【解決手段】複数のスキャンラッチ回路は第１経路で互いに接続されると共に該第１経路と異なる第２経路で互いに接続されており、選択信号が第１経路を示し、且つ初期化信号が初期化タイミングを示す場合、スキャンラッチ回路内の第１経路が透過状態になるようにスキャンラッチ回路への第１クロックを制御する第１クロック制御部と、選択信号と初期化信号とが入力され、選択信号がデータ経路を示し、且つ初期化信号が初期化タイミングを示す場合、スキャンラッチ回路内の第２経路が透過状態になるようにスキャンラッチ回路への第２クロックを制御する第２クロック制御部とを備えた。 （もっと読む）

【課題】ＦＢ−ＤＩＭＭに準拠したメモリモジュールに搭載された場合であっても、テストモードによる回路動作の検証結果をモジュールから出力可能とする半導体メモリを提供する。
【解決手段】テストモードを起動するためのコマンドを入力し、該コマンドを解読する解読手段としてのコマンドデコーダ（１３０）と、コマンドデコーダによる解読結果に基づき、テストモードの実行結果の出力タイミングを表すデータストローブ信号を生成する信号生成手段としてのコントロールロジック回路（１４０）と、前記データストローブ信号とリードモード時に生成されるデータストローブ信号との論理和を演算する機能を有するデータコントロール回路（５００）とを備える。 （もっと読む）

【課題】出力誤差を実質的に完全に除去できるようにした半導体記憶装置の温度情報出力回路および方法を提供する。
【解決手段】温度変化に相応する温度電圧を生成して出力する温度検出回路と、前記温度電圧を第１温度コードに変換して出力するアナログ／デジタル変換部と、補正コードを用いて前記第１温度コードの誤差を補正した第２温度コードを出力する温度情報補正部とを含む。これにより、アナログ電圧の１次補正によって大きい範囲の出力誤差を除去して、温度コードの２次補正によって微細範囲の出力誤差を除去するため出力誤差が完全に除去された温度情報の出力が可能となり、アナログ電圧の１次補正と温度コードの２次補正作業がテストモードによって自動になされ、反復的な出力モニター作業が必要ないために補正作業が非常に簡素化されて作業時間を短縮することができる。 （もっと読む）

【課題】非同期式ＳＲＡＭと互換性を有する非同期式擬似ＳＲＡＭを提供する。
【解決手段】ダイナミックメモリセル１８を含むメモリセルアレイ１１と、アクセスイネーブル信号ｂＡＥで読出又は書込を制御しビジー信号ｂＢＵＳＹを発生するアレイ制御回路１２と、アドレス遷移検知信号ＡＴＤを発生するＡＴＤ回路１９と、チップイネーブル信号ｂＣＥ、ライトイネーブル信号ｂＷＥ及びアドレス遷移検知信号ＡＴＤでアクセス要求信号ＡＲＲ等を発生するアクセス要求信号発生回路２０と、アクセス要求信号及びアクセスイネーブル信号でアクセス待機信号ｂＥＣＰを制御するアクセス待機回路２１と、アクセス待機信号及びビジー信号でアクセスイネーブル信号を制御するアクセス起動回路１５と、入力データの取込その他を指示するＯＲ回路１６と、アクセスイネーブル信号でアドレス等をラッチするラッチ回路１７とを備える。 （もっと読む）

【課題】メモリデバイスの温度を正確に推測する。
【解決手段】オンダイ式熱センサを用いた温度管理システム、温度管理方法、及び温度管理装置であり、ある実施形態では、メモリ制御器などの集積回路に、温度収集ロジック及び制御ロジックを備え、温度収集ロジックは、各々がオンダイ式熱センサを備える複数の遠隔メモリデバイスから温度データを受け取り、当該データを保存する。ある実施形態では、制御ロジックは、少なくとも前記温度データの一部に基づいて、温度スロットルを制御する。 （もっと読む）

【課題】 複数のバンクを有する半導体メモリにおいて、システム側に負担を掛けることなくランダムアクセスを容易に実施し、ランダムアクセス時のデータ転送レートを向上する。
【解決手段】 メモリシステムは、複数のバンクを有する半導体メモリと、半導体メモリをアクセスするコントローラとで構成される。バンクの数は、同時にアクセス動作されるバンクの数より多い。半導体メモリは、アクセス動作中のバンクと同じバンクに対するアクセスコマンドを受けたときに、実行中のアクセス動作が完了するまでの間ビジー信号を活性化する。コントローラは、活性化されたビジー信号を受けている間、次のアクセスコマンドの出力を停止する。コントローラは、ビジー信号を受けることで、半導体メモリに次のアクセスコマンドを出力すべきか否かを判断する。 （もっと読む）

【課題】 システムのパフォーマンスを向上し、半導体メモリに書き込まれたデータのセキュリティを守る。
【解決手段】 変換制御部は、書き込みデータ変換部または読み出しデータ変換部の変換機能を、コントローラ毎に有効または無効に設定する。したがって、元の外部データが必要なコントローラに対しては外部データを入出力でき、変換された内部データが必要なコントローラに対しては内部データを入出力できる。従来のコントローラが持っていたデータ変換機能を半導体メモリ内で実現できるため、コントローラの負荷を軽減できる。この結果、システムのパフォーマンスを向上できる。アクセス権のない無効なコントローラは、正しいデータ（変換前の元のデータ）を読み出すことができない。したがって、半導体メモリに書き込まれたデータのセキュリティを守ることができる。 （もっと読む）