【目的】半導体基板を用いた耐光性に優れ、高速の映像信号書込みが可能な液晶ライトバルブを提供、高精細で高品質の画像が表示可能な投射型ディスプレイを提供すること。
【構成】スイッチング素子領域を有する半導体基板上にスリットで分割された金属層を３層設け、各層のスリットを半導体基板と平行な方向にずらして配置し、半導体基板を遮光した。半導体基板上にスリットで分割された金属層を２層設け、スリットからの入射光が半導体基板に達する場所に基準電位の半導体領域を設けた。スイッチング素子領域の基板電位領域及び保持容量領域に基板電位を供給する基板給電線を前記金属層のいずれかで形成した。前記基板給電線と映像信号線を互いに平行に配置した。 （もっと読む）

【目的】この発明は、半導体膜と他の絶縁膜との十分なエッチング選択比が得られ、成膜工程，エッチング装置に固有と考えられた局部的なむらが解消され、画質が大幅に改良出来るＴＦＴアレイのエッチング加工方法を提供することを目的とする。
【構成】この発明のＴＦＴアレイのエッチング加工方法は、チャンバ−内で、プラズマ中で弗素イオン又は弗素ラジカルを形成するガスとしてＳＦ₆ を使用し、更に他のガスとして組成の中に塩素又は臭素を含むガスを少なくとも有する混合ガスのプラズマを用いて硅素薄膜と窒化硅素薄膜との選択エッチングを行なう場合、上記ＳＦ₆ の単位時間当たりの流量を上記チャンバ−の体積の０．００１７以下とし、且つ全ガス圧力を１５Ｐａ以上とすることにより、上記の目的を達成することが出来る。 （もっと読む）

【目的】 接続配線等による性能低下がなく、簡便な製造方法で安価に製造しうるダブルゲート型の半導体装置を周辺回路に使用した液晶表示装置を提供する。
【構成】 多孔質Ｓｉ基体上にエピタキシャル成長させて得られた単結晶Ｓｉ薄膜の中間部にイオン注入によって絶縁層を形成し、該絶縁層より下の基板側単結晶Ｓｉ層を第２ゲート、上側を第１ゲートとしてＮＭＯＳ及びＰＭＯＳトランジスタを形成し、ＮＭＯＳトランジスタ群及びＰＭＯＳトランジスタ群のそれぞれの第２ゲートを電気的に分離し且つそれぞれ電位を取って制御し、周辺駆動回路を構成すると共に、画素電極のスイッチング素子としてＰＭＯＳトランジスタを使用した液晶表示装置。 （もっと読む）

【目的】本発明は、絶縁ゲート型電界効果トランジスタ及びこれを用いたアクティブマトリクス駆動液晶表示装置に関し、ゲート絶縁膜の絶縁破壊を防止することができ、かつゲート絶縁膜の汚染を防止して、電圧−電流特性の閾値のシフトを防止することが可能な半導体装置の提供を目的とする。
【構成】第１の導電体層13ｂと、第２の導電体層２３と、第１の導電体層13ｂと第２の導電体層２３との間に挟まれた絶縁体層１６とを有し、絶縁体層１６は、所定の印加電界以下で絶縁性を示し、かつ前記所定の印加電界以上で導電性を示すような可逆的非線形導電性を有する絶縁膜１４を含んでいることを含み構成する。 （もっと読む）

【目的】 論理・駆動回路が誤動作をすることがなく、しかも各論理・駆動回路に均一に安定した電源を供給することができ、これにより大型の表示装置にも適用できるようにする。
【構成】 各論理・駆動回路６毎における正、負電源ライン７、９とグランドライン８との間にバイパスコンデンサ１２ａ、１２ｂを形成しているので、これにより正、負電源ライン７、９の低インピーダンス化を図り得る。また、ＴＦＴ（薄膜トランジスタ）３を構成する導電膜及び絶縁膜と同一材料でバイパスコンデンサ１２ａ、１２ｂを形成する場合には、ＴＦＴ３と同じプロセスでの形成が可能となる。 （もっと読む）

【目的】液晶画素部に開口率を低下させることなく付加容量を有する液晶表示装置を提供する。
【構成】薄膜トランジスタが配置された側の液晶表示装置の絶縁基板２１に形成された溝部２２に、上記薄膜トランジスタの半導体層の形成と同一工程で一体に形成された第１電極２３と、上記薄膜トランジスタのゲート絶縁膜（２４ｂ，２５ｂ）と同一材料で形成された絶縁膜（２４ａ，２５ａ）と、上記薄膜トランジスタのゲート電極２６ｂと同一材料で形成された第２電極２６ａとからなり、上記第１電極２３と第２電極２６ａとの間に上記絶縁膜（２４ａ，２５ａ）が挟持されて容量成分が形成されている。 （もっと読む）

【目的】 薄膜トランジスタに於いて、ゲート電極とソース及びドレイン領域との重なりである寄生容量を小さくして、高速化及び高性能化及び特性の均一化を実現し、ゲート電極として低抵抗の金属を用い、配線層を同時に形成する事に依って、簡単なプロセスで配線の低抵抗化を図り、高集積化を可能にする。
【構成】 基板上に半導体層を形成しゲート絶縁膜層を形成し、レジストを塗布、パターニングし、それをマスクとしてソース及びドレイン領域を形成した後、異方性の絶縁膜を形成し、レジストを除去しリフトオフを行った後、ソース及びドレイン領域の活性化を行い、その後ゲート電極及び配線層を同時に形成する。 （もっと読む）