【課題】 チェックデジットにより情報数字の入力エラーをどれだけ発見できるかの程度を客観的に求める。
【解決手段】 真正な情報数字Xに基づき第一基本検査数字ＣＤＶ１を導出する第一基本検査数字導出部２４と、第一基本検査数字ＣＤＶ１とは異なる第一派生検査数字ＣＤＶ２（＝ＣＤＶ１＋α）を導出する第一派生検査数字導出部２７と、真正な情報数字Xに所定のエラーを発生させたエラー情報数字Xerrに基づき、第一基本検査数字導出部２４と同一の方法により、第二基本検査数字ＣＤＶ１’を導出する第二基本検査数字導出部３４と、第一派生検査数字導出部２７と同一の方法により、第二基本検査数字ＣＤＶ１’とは異なる第二派生検査数字ＣＤＶ２’（＝ＣＤＶ１’＋α）を導出する第二派生検査数字導出部３７と、第一基本検査数字ＣＤＶ１と第二派生検査数字ＣＤＶ２’とが等しくなる回数を数える第一エラー検出劣化個数カウンタ４４とを備える。 （もっと読む）

【目的】 複数個のセクタデータに誤り訂正用データを付加したブロックデータ内のセクタデータの書き換え時間を短縮する。
【構成】 光ディスクから複数個のセクタデータにＰＩデータ、ＰＯデータを付加したブロックデータを再生し、その再生したデータをメモリ３０に記憶し、その記憶したブロックデータの書き換え対象のセクタデータを書き換え、その書き換えたセクタデータに関係する誤り訂正用データであるＰＩデータ、ＰＯデータをパリティ生成回路３１で生成し、その生成したＰＩデータ、ＰＯデータを上記読み出したブロックデータに付加して光ディスクに記録する。 （もっと読む）

【課題】
異常動作に至る前にメモリの信頼性が低下していることを検知して外部に通知する記憶装置を提供する。
【解決手段】
誤り訂正回路１２は、フラッシュメモリ１１からデータの読出し時に誤りの訂正を行い、誤り訂正が発生した場合にトグル出力回路１５に出力信号を出力する。トグル出力回路１５は、フラッシュメモリ１１の読み出しアドレスを指定するアドレスレジスタ１３の内容をラッチするラッチ信号をアドレスラッチ回路１４ａとアドレスラッチ回路１４ｂとに交互に出力する。アドレスラッチ回路１４ａ、１４ｂは、アドレスレジスタ１３の内容を保持する。比較回路１６は、アドレスラッチ回路１４ａとアドレスラッチ回路１４ｂとの内容を比較し、不一致となったことを検知した場合にカウントパルスをカウンタ１７に出力する。カウンタ１７が計数する値が所定の値になった場合に、割込信号２０を出力して、外部に通知する。 （もっと読む）

【課題】簡易な回路構成で誤り値を算出する。
【解決手段】本発明のリード・ソロモン復号回路は、シンドローム生成回路と、誤り位置多項式生成回路と、誤り値算出回路とを備えている。誤り値算出回路では、誤り位置多項式の係数の順番が逆転した多項式Ｐ（ｘ）を算出し（ステップＳ１１）、多項式Ｐ（ｘ）を（ｘ−α＾ｐ_ｉ），（ｉ＝０，１，…，ｋ−１）で乗算したときの商として得られる多項式Ｐ_ｉ（ｘ）の係数μ_ｉｊ（ｉ,ｊ｜ｉ,ｊ＝０，１，…，ｋ−１）を求め（ステップＳ１２）、係数μ_ｉｊを順次シンドロームｓに乗じて累加算し、累加算して得られた値をＰ_ｉ（ｘ_ｉ）で除算して、乗算して得られた値を誤り位置ｐ（ｊ｜ｊ＝０，１，…，ｋ−１）における誤り値ｅ（ｉ｜ｉ＝０，１，…，ｋ−１）を算出する（ステップＳ１３）。 （もっと読む）

【課題】 メモリ等に記憶されたデータとチェックサムとの総和値が所定値となるか否かで前記記憶されたデータを検査するデータ検査方式であっても，前記チェックサムの記憶されたアドレスが既知であるか否かにかかわらず前記記憶されたデータを識別することを可能としたデータ検査方式を提供する。
【解決手段】 ステップＳ４では，画像処理プログラムのデータ，チェックサム，及び識別情報の総和値が算出され，識別情報が抽出される。
そして，前記抽出された前記識別情報に基づいて，前記画像処理プログラムのバージョン等が識別される（ステップＳ５，データ識別手段に相当）。 （もっと読む）

【課題】 エラーチェックに用いられるデータを記憶するメモリの容量を比較的小さくすることができるデータ処理装置およびデータ処理方法を提供する。
【解決手段】 データ記憶部１４には、所定のデータが記憶され、記憶された所定のデータがグループ分けされて、複数のデータブロック２０が生成される。コード記憶部１５には、データ記憶部１４に記憶すべきデータブロック２０毎に予め定める符合化処理を施すことによって得られる判定用ＣＲＣ符合データが記憶される。したがって、データ記憶部１４に記憶されるデータに対応する判定用ＣＲＣ符合データをコード記憶部１５に記憶する従来の技術に比べて、コード記憶部１５に記憶する判定用ＣＲＣ符合データのデータ量を少なくすることができる。これによって、従来の技術に比べて、判定用ＣＲＣ符合データを記憶するコード記憶部１５の容量を小さくすることができる。 （もっと読む）

【課題】従来、ＡＳＩＣに接続されるＤＩＭＭの個数が多くなればなるほどＰＩＮ数が増えるので、ＡＳＩＣのＬＳＩのサイズが大きくなりＬＳＩのコストが高くなっていた。
【解決手段】第１のＡＳＩＣ群の各ＡＳＩＣ５、６は第１のＡＳＩＣ群内でＥＣＣの塊を作成しライトデータに対するＥＣＣコードの発生及びＥＣＣコードのライトデータへの付加機能とＥＣＣコード付きライトデータを第２のＡＳＩＣ群の各ＡＳＩＣ７、８へ振り分ける機能とＤＩＭＭからのリードデータに対するＥＣＣチェック及びＥＣＣ訂正機能とを有し、第２のＡＳＩＣ群の各ＡＳＩＣ７、８はＤＩＭＭの制御を行う機能と、第１のＡＳＩＣ群で発生させたＥＣＣの塊がＤＩＭＭの中の同じ素子にアクセスしないようにライトデータの並替を行う機能と、ＤＩＭＭからのリードデータに対しライト時に並替たデータを元に戻す機能を有し、各機能で１バイト誤り訂正又は２バイト誤り検出可能にした。 （もっと読む）

【課題】 間違った誤り率の表示を防止できる誤り率表示装置を提供する。
【解決手段】 ビタビ復号器１は送信号をビタビ復号して出力する。ビタビ復号器１はビタビ復号を行なう際にエラーフラグをビタビ誤り率計算回路４に入力する。リード・ソロモン復号器３は、バイトデインタリーブ回路２によってデインタリーブされた伝送信号に対してリード・ソロモン復号を行う。リード・ソロモン復号器３はエラーフラグを誤り率表示回路７に入力する。ビタビ誤り率計算回路４は、ビタビ復号器１から出力されるエラーフラグを入力して第１誤り率を算出する。リード・ソロモン誤り率計算回路６は、リード・ソロモン復号器３から入力されるエラーフラグを入力して第２誤り率を算出する。誤り率表示回路７は、ビタビ復号制御信号、４７ｈ検出信号、第１誤り率、第２誤り率、訂正不能フラグを入力して表示を行なう。 （もっと読む）