【課題】メモリに書き込まれた新たなコンフィギュレーションデータの誤りを簡易な構成で検出する。
【解決手段】ＦＰＧＡ１１０の内部回路として構成されたチェック論理回路１１４は、ＣＰＵ１４０からフラッシュメモリ１３０に新たなコンフィギュレーションデータが書き込まれると、このデータを読み出し、チェックサムデータを算出する。フラッシュメモリ１３０には、新たなコンフィギュレーションデータとともに、予め算出されたチェックサムデータが記録されている。そのため、チェック論理回路１１４は、この予め記録されたチェックサムデータと、コンフィギュレーションデータの読み込みによって算出したチェックサムデータとを比較することにより、フラッシュメモリ１３０に対して、新たなコンフィギュレーションデータが正しく書き込まれているかを自立的に検出することができる。 （もっと読む）

【課題】異なるデータ保護タイプ間の切換えにおいてデータの完全性を維持するための方法、装置及びプログラムを提供する。
【解決手段】データ及び第１の保護タイプ情報を受信し、第２の保護タイプ情報を発生し、第２の保護タイプ情報の発生後、第１の保護タイプ情報を用いてデータをチェックし、第１の保護タイプ情報のチェックの失敗を条件に、エラー表示を発生する。 （もっと読む）

【課題】プログラマブルデバイスの構成メモリにおけるエラーを検出する方法を提供すること。
【解決手段】プログラマブルデバイスの構成メモリにおけるエラーを検出する方法であって、該構成メモリから構成メモリデータを読み取ることと、該構成メモリデータにおいてエラーが発生したか否かを判断することと、エラーが発生したという判断に応答して、エラーである該構成データに対応する感度データを読み取ることと、該エラーを無視することができるか否かを判断するために該感度データを解析することと、該エラーを無視することができない場合、修復アクティビティを開始することと、該エラーを無視することができる場合、該修復アクティビティを開始しないことによって該エラーを無視することとを包含する、方法。 （もっと読む）

【課題】ユーザ側でテストモードを用意し、電源投入後は自動的にＬＳＩが実動作レベルの負荷で動作して自己診断を行い、その結果を出力することができる半導体自己診断装置を提供する。
【解決手段】データパターン発生手段１と、ＤＭＡ転送手段３，４と、ＤＭＡ転送データのサム値計算手段１４と、ＤＭＡ転送データのサム値と期待サム値を比較する比較手段１５とを備え、ＤＭＡ転送手段４はサム値と期待サム値に不一致があったときは不一致信号を出力するようにした。 （もっと読む）

【課題】ＥＣＣ機能を搭載しても回路規模が著しく増大しない半導体装置を提供する。
【解決手段】フラッシュメモリ内蔵マイコン１００Ａは、リードサイクル内のある時点で誤り検出信号ＥＤＳがＨレベルであるか、または前リードサイクルの誤り検出信号ＥＤＳがＨレベルだったのが現リードサイクルではＬレベルに変化した時のみ、センスアンプ活性化信号ＳＡＡに１ウェイトＷＴを挿入する。これにより、出力データ信号に誤りがあった場合にのみ、誤り訂正後の出力データ信号が確定するのを待ってから出力データ信号の取込みを行なうようにできる。 （もっと読む）

【課題】送信インターフェース装置内に設けたメモリのソフトエラーを送信インターフェース装置の中で検出することができ、かつ、回路規模を増大させない伝送誤り検出方式および伝送装置を提供する
【解決手段】送信インターフェース装置２内の切替セレクタ３１が、「通常モード」では上位装置から出力したデータを選択し、「再送モード」ではメモリ７から出力するデータを選択する。切替セレクタ３１が選択したデータが入力するＣＲＣ符号生成／検査３２は、生成時と検査時の回路を共有し、「通常モード」では上位装置１からのデータの符号を生成し、「再送モード」ではメモリ７からのデータの符号検査を行う。ＣＲＣ符号生成／検査３２がエラーを検出した場合、再送要求がメモリによるソフトエラーと判別し、上位装置１から再度データを出力する。 （もっと読む）

【課題】チェックデジットにより番号本体の入力エラーをどれだけ発見できるかの程度を客観的に求める。
【解決手段】真正な番号本体Xに基づき第一基本検査数字ＣＤＶ１を導出する第一基本検査数字導出部２４と、第一基本検査数字ＣＤＶ１とは異なる第一派生検査数字ＣＤＶ２（＝ＣＤＶ１＋α）を導出する第一派生検査数字導出部２７と、真正な番号本体Xにトランスポジションエラーまたはダブルトランスポジションエラーを発生させたエラー番号本体Xerrに基づき、第一基本検査数字導出部２４と同一の方法により、第二基本検査数字ＣＤＶ１’を導出する第二基本検査数字導出部３４と、第一派生検査数字導出部２７と同一の方法により、第二基本検査数字ＣＤＶ１’とは異なる第二派生検査数字ＣＤＶ２’（＝ＣＤＶ１’＋α）を導出する第二派生検査数字導出部３７と、第一基本検査数字ＣＤＶ１と第二派生検査数字ＣＤＶ２’とが等しくなる回数を数える第一エラー検出劣化個数カウンタ４４とを備える。 （もっと読む）

【課題】本発明は、フラッシュメモリとの間でのデータの転送を迅速、効率的にすることが可能なメモリコントローラ、及び当該メモリコントローラを備えるフラッシュメモリシステムを提供することを目的とする。
【解決手段】コントローラの圧縮伸長ブロック９は、ホストシステム４がフラッシュメモリ２に格納しようとするデータを受け取り、受け取ったデータにロスレス圧縮を施してフラッシュメモリ２に格納する。また、ホストシステム４が取得しようとするデータにロスレス圧縮が施されたものに相当するデータをフラッシュメモリ２より読み出し、読み出したデータを伸張して、ホストシステム４へと出力する。 （もっと読む）

少なくとも部分的に安全上重大なプロセスを制御または調節するマイクロプロセッサシステム（６０）であり、チップハウジングの中に組み込まれる２つの中央処理ユニット（１、２）と、第１および第２バスシステムと、第１バスシステム上の少なくとも１つの完全なメモリ（７）と、第１バスシステム上のメモリのデータに紐付けられる１つ以上のテストデータ記憶装置内のテストデータとを含むマイクロプロセッサシステム（６０）であって、テストデータ記憶装置は完全なメモリよりも小さく、バスシステムは、２つのバスシステム間におけるデータのデータ交換および／または比較を可能にする比較および／またはドライバ構成要素を含むマイクロプロセッサシステム（６０）。このマイクロプロセッサシステムにおいて、１つまたは複数のテストデータ記憶装置が第１バスシステム上に配置され、第２バスシステムは、第１バス上のメモリのデータのバックアップ用として用いられるテストデータ記憶装置またはメモリのいずれをも有さない。本発明は、さらに、上記のマイクロプロセッサシステムの自動車コントローラにおける使用にも関する。
（もっと読む）

【課題】 チェックサムを算出するために必要なメモリの低容量化を図り、タイムスタンプを取得してからパケットを送信するまでの時間を短縮することが可能な送信装置、及び、この送信装置に用いて好適なチェックサム算出方法を提供する。
【解決手段】 IPパケット生成部１１０が、タイムスタンプ及びチェックサムが付与される前の前記パケットを所定長の長さで区切り、所定長の長さを有するチェックサム算出要素を取得し、取得したチェックサム算出要素を互いに加算し、暫定チェックサムを算出する。また、IPパケット転送部１４０が、暫定チェックサムが算出された後に、タイムスタンプを取得し、取得したタイムスタンプと暫定チェックサムとを加算し、チェックサムを算出する。さらに、IPパケット転送部１４０が、タイムスタンプ及びチェックサムが付与されたパケットを送信する。 （もっと読む）