【課題】異なるクロックのデータ転送を行うときに、パルスストレッチ回路を用いることなく、不正な値が転送されないようにすることを目的とする。
【解決手段】クロックＣＬＫ−Ａで動作する入力側回路部２とクロックＣＬＫ−Ｂで動作する出力側回路部３とを有し、データＤａｔａ−Ａを出力データＤａｔａ−Ｂとして出力させる回路であって、入力側回路部２に設けられ、入力データＤａｔａ−Ａを入力して中間データＭｉｄとして出力する入力側フリップフロップ４と、出力側回路３に設けられ、中間データＭｉｄを入力して出力データＤａｔａ−Ｂとして出力させる出力側フリップフロップ５と、出力側フリップフロップ５が中間データＭｉｄを入力するときには、中間データＭｉｄを固定値として出力するように入力側フリップフロップ４を制御する制御部６と、を備えたことを特徴とする。 （もっと読む）

【課題】１本の信号線を用いて双方向のシリアル通信を行う通信システム及びそのデバイスを提供することを目的とする。
【解決手段】第１デバイス１１と第２デバイス１２間を１本の信号線で接続し、互いにレベルの異なる第１レベルと第２レベル、及び前記第１レベルと第２レベルの中間レベルを用いてシリアル通信を行う通信システムであって、第１デバイスは、第１レベルと中間レベルを繰り返すことで第２デバイスにクロックを送信し、第２デバイスは、受信したクロックの中間レベルの期間に第２レベルを出力するか否かで第１デバイスに情報を送信し、第１デバイスは、第２デバイスが情報を送信していない場合に、クロックの中間レベルの期間に第２レベルを出力するか否かで前記第２デバイス１２に情報を送信する。 （もっと読む）

【課題】マスターデバイスと複数のスレーブデバイスとがシリアルデータ通信を行う場合に、通信対象とするスレーブデバイスの指定時に生じる通信オーバーヘッドを削減すること。
【解決手段】クロック同期式シリアル通信装置は、クロック信号の周波数を調整するとともに、周波数が調整されたクロック信号およびデータ信号を出力するマスターデバイスと、前記マスターデバイスから出力されたクロック信号およびデータ信号を受信するとともに、受信したクロック信号の周波数を計測する複数のスレーブデバイスとを備え、
前記複数のスレーブデバイスは、それぞれ、識別用の周波数を保持し、計測した周波数と該識別用の周波数とが一致したか否かに応じて、前記マスターデバイスから出力されたデータ信号を保持または破棄する。 （もっと読む）

【課題】 マスタから高速クロックで転送されるシリアルデータを、相対的に低速なクロックで受信して、低消費電力で、しかも低コストで装置を構成し得るデータ受信装置、データ転送制御装置およびデータ転送システムを提供する。
【解決手段】 マスタ１から送られてくるＮ×Ｍビットのシリアルデータを１つの転送サイクルで受信する際に、Ｎ×Ｍビットシリアルデータをマスタ１側のクロック信号ＣＬＫ１に同期して、シフトレジスタ２０に入力して保持し、転送サイクルの残りの期間で、シフトレジスタ２０に保持したデータをスレーブ３側のクロック信号ＣＬＫ２に同期したシフト動作によりスレーブ３（受信部１０）に出力する。 （もっと読む）

【課題】Ｉ２Ｃバスフリーズの原因となったスレーブ装置を速やかに特定する。
【解決手段】プロセッサ１００が主プロセッサ、プロセッサ１１０、１ｍ０が従プロセッサの場合に、主プロセッサがＩ２Ｃ通信を開始し、通信相手を指定するスレーブアドレスを送出したとき、従プロセッサ１１０、１ｍ０は、Ｉ２Ｃバスに流れているスレーブアドレスを取得しておく。従プロセッサ１１０、１ｍ０のいずれかに切り替わったときにＩ２Ｃバスがフリーズしていた場合、取得済みスレーブアドレスに基づいてバスフリーズ原因のスレーブ装置を特定する。また、特定したスレーブ装置のみに対してリセットをかけることで、Ｉ２Ｃバスフリーズから復帰する。 （もっと読む）

【課題】デバイスの組合せごとに必要な同期調整を行うことができる通信制御システムを提供する。
【解決手段】ネットワーク上に分散配置されたデバイス間の通信を制御する通信制御システムであって、ＣＰＵ側ブリッジとＩＯ側ブリッジとがネットワークを介して接続され、ＣＰＵ側ブリッジは、所属するグループのグループＩＤと接続されたデバイスのデバイス情報とを通知するＣＰＵ側通知手段１を含み、ＩＯ側ブリッジは、所属するグループのグループＩＤと接続されたデバイスのデバイス情報とを通知するＩＯ側通知手段２を含み、通知した情報を収集し、収集した情報に基づいてデバイスの組合せを決定し、決定したデバイスの組合せに応じた同期調整用の設定値を算出する同期設定値算出手段３と、算出した設定値に基づいて、デバイスの組合せにおける同期調整を行う同期調整手段４とを含む。 （もっと読む）

【課題】データ転送を行う際のデータサイズをパケット化のオーバヘッドだけではなくクレジットによるフロー制御を考慮して決定でき、転送速度の低下を抑止することが可能な情報処理装置、情報処理システム、情報処理方法、およびプログラムを提供する。
【解決手段】シリアル転送インタフェース２６のデータ転送制御を行う転送制御部２７と、設定された送信パケットの最大データサイズに応じて転送制御部により制御されるシリアル転送インタフェースのデータ転送実行中のデータサイズを含むデータ転送状態を監視し、監視状態に応じて次に送信すべき送信パケットの最大データサイズを判定して変更可能で、判定した最大データサイズを転送制御部に供給する転送状態監視部３０と、を有し、転送制御部２７は、転送状態監視部３０により供給される送信パケットの最大データサイズに応じて、シリアル転送インタフェースのデータ転送制御を行う。 （もっと読む）

【課題】 階層化されたバス構造をもつマルチマスタバスシステムにおいては、データを書き込む経路と読み出す経路によっては、書き込むマスタが共有メモリデバイスからのライト応答を待たずに、もう一方の読み出すマスタに通知し、データを読み出しても、ライトトランザクションとリードトランザクションの実行順序は保証されることがある。それにも関わらず、いつも共有メモリデバイスからのライト応答を待つことは不必要に性能を損なう。
【解決手段】 階層化されたバス構造をもつマルチマスタバスシステムにおいて、２つのマスタ間で共有メモリを介してデータの受け渡しを行う際に、データを書き込む経路と読み出す経路に応じて、最適なスレーブがライト応答を生成することで、ライトアクセスとリードアクセスの順序保証をする。 （もっと読む）

【課題】情報処理装置のＵＳＢ端子と外部装置のシリアル端子をＵＳＢ−シリアル変換部を介して接続した場合、情報処理装置から外部装置を識別する。
【解決手段】本発明に係る情報処理システムは、シリアル側制御線に出力もしくは入力されるシリアル信号との間で信号変換を行う信号変換部と、データ通信及びフロー制御に使用しないシリアル側制御線の内、１つの出力制御線と、複数の入力制御線を短絡させて形成したループバック部と、出力制御線から複数の入力制御線に入力される信号を、記憶している設定状態に基づいて反転もしくは非反転させる複数の反転制御部を備えるＵＳＢ−シリアル変換部と、各入力制御線の応答を検出することでＵＳＢ−シリアル変換部の設定状態を検出する設定検出処理を実行する情報処理装置を備えることを特徴としている。 （もっと読む）

【課題】複数のＵＳＢインターフェースを用いて、ＵＳＢ規格以上のデータ転送速度を実現する。データ転送中における、ＵＳＢケーブル接続等によるＵＳＢインターフェースの追加と削除を可能とする。
【解決手段】複数のＵＳＢインターフェースを用いてデータを並列転送する。並列転送するためのデータ振り分け機能と、データ復元のためのデータ並べ替え機能を備える。データ転送を止めることなく、ＵＳＢインターフェースの追加と削除を可能とするＵＳＢコンフィグレーション手段を備える。 （もっと読む）