【課題】スペクトラム拡散クロックに基づき動作する第1の回路ユニットとPLLクロックに基づき動作する第2の回路ユニットとの間で通信を行う場合，クロック乗り換え処理によるデータ通信のレイテンシを小さくし，単位時間当たりのデータ通信量の低下を防止する電子機器を提供する。
【解決手段】検出部5は，スペクトラム拡散クロックの周波数とPLLクロックの周波数との周波数差が第1の所定範囲内か否かを検出する。バスブリッジ部3は，周波数差が第1の所定範囲内の場合に，第1の回路ユニット1と第2の回路ユニット2との間で同期通信を実行し，周波数差が第1の所定範囲外の場合に，第1の回路ユニット1と第2の回路ユニット2との間で非同期通信を実行する。 （もっと読む）

【課題】ＣＰＵの負荷にかかわらず、レシーブデータレジスタ内のデータが上書きされて壊れてしまうのを回避する。
【解決手段】半導体装置はカードインタフェース（３９）を含む。このカードインタフェースは、ボーレートジェネレータ（３１３）と、変換回路（３０２）と、レシーブデータレジスタ（３０３）とを含む。さらに上記半導体装置（３）は、レシーブデータレジスタにパラレルデータが存在しない場合には、ボーレートジェネレータからＩＣカードへクロック信号を供給し、レシーブデータレジスタにパラレルデータが存在する場合には、ボーレートジェネレータからＩＣカードへのクロック信号の供給を停止するためのクロック制御回路（３１０）を含む。上記ＩＣカードへのクロック信号の供給を停止することで、新たなデータがＩＣカード（７）からレシーブデータレジスタ（３０１）に伝達されるのを回避する。 （もっと読む）

【課題】より安定してクロックの乗せ換えを行う。
【解決手段】２ポートRAMは、独立して書き込みと読み出しが可能であり、書き込みアドレス制御部は、２ポートRAMにおいて、入力データが書き込まれる書き込みアドレスを制御し、ブランクアドレス検出部は、書き込みアドレスにおいて、入力データが書き込まれないブランクアドレスを検出し、読み出しアドレス変換部は、２ポートRAMにおいて、ブランクアドレス以外の書き込みアドレスを、出力データが読み出される読み出しアドレスに変換する。本技術は、例えば、データ伝送システムに適用することができる。 （もっと読む）

【解決手段】 一部の実施形態によると、ユニバーサルシリアルバスケーブルは、バス信号を送信する第１の差動対と、第１の差動対が送信するバス信号と同一方向にバス信号を送信する第２の差動対とを備え、ユニバーサルシリアルバスケーブルの帯域幅は、同一方向において倍増する。他の実施形態も記載および請求する。 （もっと読む）

【課題】併走クロックを使用する信号伝送において、併走クロックの周波数を落とすことなく、信号の長距離伝送を行うことを可能とする。
【解決手段】送信側の通信装置１と受信側の通信装置４との間で、クロック信号と併走してデータ信号の伝送を行う伝送装置である。送信側の通信装置１は、１クロック周期の中に複数ビットのデータを入れ込み、その際、前記複数ビットの内少なくとも連続する２ビットを同一データとして持つ複数のデータ群として前記受信側の通信装置４送信する。受信側の通信装置は、受信したデータの少なくとも連続する２ビットの同一データを持つデータ群の内、２ビット目以降の何れか１ビットのデータを有効なデータとして受信する。 （もっと読む）

【課題】回路若しくは装置が、仕様或いは規格に適用しない部分があったとしても、使用することに問題がない場合の対応方法のひとつを提供する。
【解決手段】集積回路が入出力回路とタイミング測定回路とを含み、前記入出力回路の第１の入力端子に入力される第１の信号と、前記入出力回路の第１の出力端子から出力される第２の信号とが前記タイミング測定回路に入力され、前記第２の信号は、前記入出力回路の第１の入出力端子における信号が前記第１の出力端子から出力されたものであり、前記タイミング測定回路において、前記第１の信号における第１の変化を検出し、前記第２の信号における前記第１の変化に対応する第２の変化を検出し、前記第１の変化を検出したときと前記第２の変化を検出したときとの間の時間間隔の計測を行うことを特徴とする。 （もっと読む）

【課題】設計自由度を向上させることのできるデータ転送システム、データ転送装置及びデータ転送方法を提供する。
【解決手段】第１転送装置１０から第２転送装置２０への転送データＴＤの送信の際に信号レベルが切替えられる送信状態信号Ｔｓと、第２転送装置２０での転送データＴＤの受信の際に信号レベルが切替えられる受信状態信号Ｒｓとの一致・不一致を、第１転送装置１０の論理回路１５及び第２転送装置２０の論理回路２４の双方で比較する。これら論理回路１５，２４における比較結果に応じて、第１転送装置１０での新規のデータ信号Ｄ１の取り込みと、第２転送装置２０での転送データＴＤの受信とを交互に許可する。 （もっと読む）

【課題】マスタとスレーブを有し時計により同期する同期システムを得る。
【解決手段】生成部と送受信時間の計測部を有するマスタ１１、第１折返し部を含みリセットを受信すると第１時刻に動作する第１スレーブ１２、第２折返し部を含みリセットを受信すると第２時刻に動作する第２スレーブ１３、第１信号を第１スレーブへ送信する第１ケーブル、それと等長で第１信号をマスタへ送信する第２ケーブル、第２信号を第２スレーブへ送信する第３ケーブル、それと等長で第２信号をマスタへ送信する第４ケーブルを備え、計測部は第１信号が第１信号折返し部を経て受信される時間の半分の第１時間と第２信号が第２信号折返し部を経て受信される時間の半分の第２時間を算出し、生成部は到達時間の中で第２時間が最長の場合は第２時刻を０に第２時間と第１時間の差を第１時刻に設定し、第１時間が最長の場合は第１時刻を０に第１時間と第２時間の差を第２時刻に設定する。 （もっと読む）

【課題】近年では、一台の携帯電子機器が多種多様な無線通信手段を備え、多くの無線周波数帯域を使用している。すると、携帯電子機器を動作させるために必要なクロックであって、これら全ての無線周波数帯域に干渉しないものを選択することが非常に困難な状況となってきている。そこで、通信品質を一定以上の状態に維持する携帯電子機器を提供する。
【解決手段】無線通信を行っている際に、通信状態が悪化した場合には、使用している無線通信手段の感度抑制を検出し、使用しているクロックとは異なるクロックを選択することで、通信品質を維持する。 （もっと読む）

【課題】ＳｏＣにおいて、バスマスタとクロック生成回路間の配線が長くなると、ＣＴＳバッファやリピータが複数必要になる。その結果、ＳｏＣ内での遅延ばらつきが増大し、基本クロックＣＬＫとクロック同期化信号ＣＬＫＥＮの適正なタイミングを維持することができず、正常なデータの送受信が行なえない。そのため、基本クロックとクロック同期化信号の遅延ばらつきを解消するクロック同期化回路及び半導体集積回路が、望まれる。
【解決手段】図１に示すクロック同期化回路は、基本クロックと、基本クロックとシステムクロックとを同期させる第１の同期化信号と、システムクロックの分周比に関する情報を含む選択信号と、を受け付け、選択信号に基づき第１の同期化信号を所定時間保持し、基本クロックに同期させて、基本クロックとシステムクロックとを同期させる第２の同期化信号を出力する。 （もっと読む）