【課題】データ転送路の信頼性を高めつつシステムとしての可用性を向上させる情報処理装置、及びデータの転送方法を提供する。
【解決手段】ルートノードから複数のノードにツリー状に分岐しつつその間を通信可能に接続するデータ転送路を有し、前記ルートノードと前記複数のノードとの間でシリアルデータ伝送が行われる情報処理装置であって、前記複数のノードのうちの少なくとも１組のノード間に設けられた、前記シリアルデータ伝送が行われる２本のノード間データ転送パスと、前記ノード間データ転送パスの両端にある前記ノードである端末ノードにそれぞれ設けられており、各前記端末ノードが他方の前記端末ノードを介して送信先である前記ノードのいずれかに送信元である他の前記ノードのいずれかから受信したデータを転送する場合に、前記送信先のノードから前記送信元のノードへの返信データを、前記送信先のノードへのデータ転送に使用した前記ノード間データ転送パスと同一の前記ノード間データ転送パスを使用して実行するルーティング処理部とを備えている （もっと読む）

【課題】データを同期化させるクロック信号の許容される周波数の範囲を広げる。
【解決手段】実施形態によれば、データ同期化回路ＳＹＮＣ０は、データホールド回路ＢＬＣ０と、受信タイミング生成回路ＢＬＢ０と、更新タイミング調整回路ＢＬＥ０とを備えている。データホールド回路ＢＬＣ０は、クロック信号ＣＬＫ＿Ａ０に同期したデータＤＯＵＴ０を受信して、当該データＤＯＵＴ０がクロック信号ＣＬＫ＿Ｂに同期化されたデータＳＹＮＣ＿ＤＡＴＡ０を出力する。更新タイミング調整回路ＢＬＥ０は、受信タイミング生成回路ＢＬＢ０内のＤフリップフロップ２３０＿０，２３０＿１及び２３０＿２の値の更新のタイミングを、クロック信号ＣＬＫ＿Ｂに同期した更新イネーブル信号ＵＥ０に基づいて制限する。 （もっと読む）

【課題】プロセッサコアのローカルメモリや共有メモリの所要のアドレスに対して小さな回路規模で排他制御を行うことができるデータプロセッサを提供する。
【解決手段】要求に従ってバスロック設定と解除が可能にされるシステムバス（５）を共有する複数個のプロセッサコア（２０，４０）が相互に互いの内部リソース(２２，４２)を共有するデータプロセッサ（１）において、プロセッサコアが内部リソースの第１アドレス（ロック変数割り当てアドレス）へアクセスを行うときバスロックの要求を伴って当該アクセス要求をシステムバスに出力することによりシステムバスにバスをロックさせると共にシステムバスから当該プロセッサコアに帰還されるのを待って当該アクセス要求を処理し、プロセッサコアが内部の第２アドレスへアクセスを行うとき当該アクセス要求をプロセッサコアの内部で処理する。 （もっと読む）

【課題】調停回路を用いずに、バスクロックを適切に選択することができる。
【解決手段】ホストインターフェースがバスに接続されているデータ通信装置において、前記バスに転送されるデータのデータ量を検出する検出部と、前記検出されたデータ量に基づいて、前記バスのクロック数を変更する変更部と、を有するデータ通信装置を提供する。また、前記バスに接続されているバッファメモリを有し、複数の前記ホストインターフェースが前記バスに接続され、前記検出部は、前記ホストインターフェース毎のデータ量を検出し、該検出された前記ホストインターフェース毎のデータ量に基づいて、前記ホストインターフェース毎の前記バッファメモリのサイズの割り当てを行う割り当て部を有してもよい。 （もっと読む）

【課題】
ＵＳＢ２．０に対応するＵＳＢ信号を少ない中継負担と遅延で中継する。
【解決手段】
ＯＵＴトランザクションにおいて、ＣＰＵ（２６）は、ホスト（１０）から
デバイス（１２）へのＯＵＴ，ＤＡＴＡ０／１パケットを下りバッファ（２４）を介してデバイス（１２）に転送すると共に、ＮＡＫ，ＡＣＫパケット生成装置（３４）によりＮＡＫ信号を生成させてホスト（１０）に送信する。その後、ＣＰＵ（２６）は、デバイス（１２）からの応答を受信する前のホスト（１０）からのＰＩＮＧ信号に対して、ＮＡＫ，ＡＣＫパケット生成装置（３４）によりＮＡＫ信号を生成させてホスト（１０）に送信する。デバイス（１２）からの応答を受信した直後のホスト（１０）からのＰＩＮＧ信号に対して、ＣＰＵ（２６）は、デバイス（１２）からの応答の内容に応じた内容の通信をホスト（１０）と行う。 （もっと読む）

【課題】シリアルクロックの動作周波数が上限に達していても、新たなシリアルデータ信号線路を追加することなく、転送速度のさらなる高速化が可能な、共通クロック方式のシリアル転送回路を提供する。
【解決手段】シリアルデータ信号を伝送する線路として、従来のシリアルデータ信号線路に加えて、シリアルクロック信号を伝送する線路をも利用する。このとき、シリアルクロック信号を伝送する線路のインピーダンスを制御することによって、シリアルデータ信号の一部を表現する。 （もっと読む）

【課題】コンピュータとエミュレータとの間におけるデータ授受の速度と、Ｉ／Ｆ部と検査対象回路との間におけるデータ授受の速度とが異なる場合に、検査対象回路にデータを連続的に供給する。
【解決手段】インタフェース回路は、ハードウェアとソフトウェアの検証環境が実装されたコンピュータから受信したデータを保持するとともに、保持するデータをエミュレータ上に実現された検査対象回路へ出力するメモリと、メモリにデータが保持されているか否かを判定し、メモリにデータが保持されている場合には、検査対象回路にクロック信号を供給するとともに検査対象回路による前記メモリに対するメモリ読出し要求を許可し、メモリにデータが保持されていない場合には、検査対象回路へのクロック信号の供給を停止するとともに検査対象回路によるメモリに対するメモリ読出し要求を不可とするデータ供給制御回路と、を有する。 （もっと読む）

【課題】クロック信号線及びデータ信号線以外に信号線を増やすことなく、シリアル通信の同期を可能とする。
【解決手段】クロック（ＣＬＫ）信号２０２及びコマンド（ＣＭＤ）信号２０３を供給する装置本体１００と、該装置本体にステータス（ＳＴＳ）信号２０４を供給する外部装置２０ｂとの間で、ＣＬＫ信号に同期してシリアル通信を行うときに、装置本体で、ＣＭＤ信号のレベルを変化させて通信の開始を通知し、外部装置では、ＣＭＤ信号から分岐したＣＭＤ割込み信号２０５のレベルの変化を検出して、通信の開始を判断する。 （もっと読む）

【課題】本発明は、ネットワークに接続されたコンピュータシステムにおいて、消費電力を削減する電力制御装置に関する。
【解決手段】第１の通信速度でネットワークに接続可能な第１のネットワーク機器と、上記第１の通信速度より早い第２の通信速度でネットワークに接続可能な第２のネットワーク機器とが接続されたネットワークシステムにおける電力制御装置であって、上記第２の通信速度のみに接続可能なハブを介して前記ネットワークに接続された上記第１、又は第２のネットワーク機器に配設され、受信パケットエラーを発生せずに正常通信を行うことができる範囲で、上記第１、又は第２のネットワーク機器のシステムクロックを最も低い周波数に自動設定することを特徴とする。 （もっと読む）

【課題】電源投入時やリセット時でなくても、データの送信の正確さを損なうことなく同期化部を経由する経路と同期化部を経由しない経路との切り替えを実行可能なデータ通信制御装置の提供。
【解決手段】データ通信制御装置１では、モジュールＡ，Ｂを非同期から同期に切り替えることが指示されると、即座に切り替え回路４１がセレクタ３８を介してクロック信号ｃｌｋ＿ｂをｃｌｋ１からｃｌｋ０に切り替える。続いて、切り替え回路４１は、モジュールＡ，Ｂ間で通信がなされていないタイミングで、同期化回路３１，３３を経由する経路から経由しない経路への切り替えを、セレクタ３２，３４を介して実行する。すると、モジュールＡ，Ｂ間の通信に遅延が発生しなくなる。 （もっと読む）