【課題】複数の画素データフォーマット変換を効率よく、かつ、回路規模の増大を抑えるように構成したＳＩＭＤ型マイクロプロセッサおよびＳＩＭＤ型マイクロプロセッサのデータ転送方法を提供する。
【解決手段】ＳＩＭＤ型マイクロプロセッサ１に、一列に並べられた複数のＰＥ１０を接続する転送バス２０と、その転送バス２０を分割するスイッチ２１と、を備え、各ＰＥ１０には、Ａ１変換レジスタ１３、Ａ２変換レジスタ１４と、Ｂ１変換レジスタ１５、Ｂ２変換レジスタ１６と、Ａ１変換レジスタ１３、Ａ２変換レジスタ１４の格納内容を転送バス２０に出力する入出力回路２２、２３と、転送バス２０上のデータをＢ１変換レジスタ１５、Ｂ２変換レジスタ１６に格納する入出力回路２４、２５と、入出力回路２２、２３、２４、２５及びスイッチ２１をＰＥコントロール部３０からのデータにより制御するデコーダ２６と、を備える。 （もっと読む）

【課題】連携処理フローを実行する装置の機能に変更が生じた場合に、ユーザに煩雑な作業を求めることなく、当該連携処理フローの定義を変更して実行する画像処理装置及びその制御方法を提供する。
【解決手段】本発明の画像処理装置は、複数の外部装置との連携処理の手順が予め定義された連携処理フローに従った処理の実行開始前に、当該フローに含まれる複数の機能を、予め定義されている複数の外部装置のそれぞれが実行可能か否かを確認する。さらに、実行することを予め定義された外部装置が実行不可能であると確認された機能について、実行可能であると確認された他の外部装置が代わりに当該機能を実行するように、連携処理フローの定義を変更した後に、当該フローの実行を開始する。 （もっと読む）

本発明の実施形態は、処理演算が、画素の新しいラインまたはフレームに移行するときでも、メモリフェッチおよび画素出力の一定速度を維持するために、２−Ｄ画像処理において、改良されたタイミング制御を提供する。本発明に従って改良されたタイミング制御は、現在のライン上のエッジ画素ブロックの新しい列が、複製される、またはゼロに設定される間に、次のラインまたはフレームの第１の画素ブロック内の画素データの新しい列をプリフェッチすることによって、アイドルメモリ帯域幅を利用するため、着信画素速度と発信画素速度との間の１対１関係は、付加的なクロックサイクルまたはメモリ帯域幅を伴うことなく維持される。現在のライン上のエッジ画素ブロックが、処理されることに伴って、次のラインまたはフレームの第１の画素ブロック内のデータは、余剰クロックサイクルまたは余剰メモリ帯域幅を伴わずに、計算のための準備ができる。
（もっと読む）

【課題】多様な解像度のマルチメディアソースに対するイメージプロセッシング能力を向上させることができるイメージプロセッサを提供する。
【解決手段】イメージプロセッサ１００は、ローテーションブロック１２０と、ラインバッファブロック１３０と、スケーリングブロック１４０と、を含む。前記ローテーションブロックは、ローテーション情報に基づいて生成されるアドレスに基づいて、再配列されたソースイメージのピクセルデータをメモリから受信して出力することができる。前記ラインバッファブロックは、前記ローテーションブロックから出力される再配列されたピクセルデータを臨時に保存することができる。前記スケーリングブロックは、前記ラインバッファブロックから出力される再配列されたピクセルデータを水平及び垂直方向にスケーリングすることができる。 （もっと読む）

イメージのハーフトーン化の方法に関し、第１の数のビットで付与された少なくとも１つの入力明度が各ピクセルに割り当てられる、第１のピクセル配列の形でイメージを表現するソースファイル（１８）が、電子的に処理され、第２の数のビットで付与された少なくとも１つの出力明度が第２のピクセル配列の各ピクセルに割り当てられる第２のピクセル配列の形で出力ファイル（２０）を計算し、前記第２の数は第１の数未満であり、処理はグラフィックスプロセッシングユニット（ＧＰＵ）（１６）で行われる。
（もっと読む）

【課題】汎用的に用いることのできる画像処理ハードウェアで、ＣＰＵの介在なしに映像入力に同期して画像処理を行うことができる画像処理装置を提供する。
【解決手段】画像処理装置において、映像を取得する映像入力手段１０１で取得された画像データを記憶する記憶媒体１０２と、汎用的な処理を行うＣＰＵ１０６と、記憶媒体１０２に記憶された画像データを処理する画像処理手段１０３と、画像処理手段１０３の処理内容を決定する設定手段１０４と、画像処理手段１０３に対して設定および起動を行う順序を示す命令リスト１０５と、命令リスト１０５に基づいて、映像入力手段１０１からの画像データの入力に同期して、ＣＰＵ１０６の介在なしに画像処理手段１０３に対して設定および起動を行う命令書き込み手段１０７とを備えた。 （もっと読む）

【課題】 処理系を一様に並列化させた構成を用いた場合に、画像処理部の増加によるハードウエアの複雑化、メモリ管理情報の複数化によるソフト開発の複雑化という問題が生じてしまう。
【解決手段】 １ページの画像データを分割して、各画像処理部を並列動作させて、各分割された画像データからパケットデータを作成する画像形成装置において、各画像処理部のＩＤに応じてパケットＩＤにオフセットをつけ、並列動作させる画像処理部の数に応じてパケットＩＤを割振るパケットＩＤ作成手段とを持ち、並列処理させた場合においてもページ内でパケットＩＤが重複することなく、正常に割振る。 （もっと読む）

【課題】ページ独立でないページ記述言語で記述されたデータからラスタ画像を作成する処理を高速化する。
【解決手段】ページ記述言語で記述されたデータをページ単位に分割するページ分割部と、分割されたデータからラスタデータを作成するとともに、ラスタデータを作成する過程で印刷リソースを変更した場合にこれを印刷リソースの変更に関する情報として出力する複数のＲＩＰ４０と、個々のＲＩＰ４０にラスタデータを作成するページを割り当て、所定のＲＩＰ４０から印刷リソースの変更に関する情報を受け取った場合に、所定のＲＩＰ４０のメモリにおける印刷リソースの展開領域の内容を他のＲＩＰ４０のメモリにおける印刷リソースの展開領域にコピーし、かつ印刷リソースの変更が行われたページ以降のページに関して、各ＲＩＰ４０に改めてラスタデータの作成を指示するＲＩＰ制御部５０とを備える。 （もっと読む）

【課題】デバイスのスループットを低下させずに入力画像データを処理可能な画像処理装置および画像処理方法を提供すること。
【解決手段】入力画像データに対する画像処理の依存関係が所定方向に存在する当該画像処理を、複数のスレッドを起動させて並列的に処理可能な画像処理装置２０であって、複数のスレッドを起動させて処理を並列的に実行可能なデバイス３０と、デバイス３０で画像処理された結果を記憶可能な中間バッファー３２と、デバイス３０に画像処理させる入力画像データのデータ量を制御するホストＨと、を具備し、ホストＨは、入力画像データを、画像処理の依存関係が存在する方向とは直交する方向に分割の境界部分Ｂが表れるように分割した分割画像データＤを作成し、デバイス３０には分割画像データＤが供給され、さらにデバイス３０で画像処理された処理結果のうち分割の境界部分Ｂに対応する処理結果を中間バッファー３２に記憶させる。 （もっと読む）

【課題】専用ハードウェアや高性能なＳＩＭＤ型処理装置を用いることなく、処理の高速化を実現することができる信号処理装置を得ることを目的とする。
【解決手段】処理命令を発行する全体制御部１に対して、部分制御部２_１〜２_Ｎ、データ転送部３_１〜３_Ｎ及びデータパス部４_１〜４_Ｎが並列に接続されており、全体制御部１が相互に異なる処理命令を部分制御部２_１〜２_Ｎに発行し、あるいは、同一の処理命令を少なくとも１個以上の部分制御部２に発行することで、処理の並列化を実現する。 （もっと読む）