【課題】データ転送を効率的かつ適切に実施可能なバッファ制御装置を提供する。
【解決手段】データ入力装置３０からデータ処理装置４０へのバッファ２０を介したデータ転送を制御するバッファ制御装置１０であって、入力されるデータを書込むアドレスを示す書込みポインタと、出力されるデータを読出す基準アドレスを示す読出しポインタを有するレジスタ部１２と、連続して入力されるデータのうち入力回数ｎ毎に入力されるデータを書込みポインタが示すアドレスに書込み、ｎ毎のデータの書込み後にｎ−１回のデータが入力されると、書込みポインタの値を次アドレスに更新する書込み制御部１４と、データ処理の対象となるデータを出力するために、読出しポインタが示す基準アドレスおよび基準アドレスより前のアドレスに書込まれているデータを読出し、データ処理が終了すると、読出しポインタの値を次アドレスに更新する読出し制御部１６と、を備える。 （もっと読む）

【課題】フレームバッファメモリおよびディスプレイリストメモリを備える単一のメモリプールをマネージメントする。
【解決手段】単一のメモリプールは、複数のスーパーブロックオブジェクトを有するスーパーブロックプールと、複数のノードオブジェクトを有するノードプールと、複数のブロックを有するブロックプールとを含むサブプールを備え得る。この方法は、ローカルサブプールオブジェクトがメモリ要求を満たすために利用できる場合に、メモリ要求側で識別されたサブプールにローカルなオブジェクトを割り当て、メモリ要求がノードプールまたはブロックプールへ向けられており、メモリ要求を満たすために各サブプール内に利用可能なローカルオブジェクトが存在しない場合に、スーパーブロックプールからのオブジェクトを割り当て、サブプールが利用可能な空きオブジェクトを欠く場合に、複数のメモリ解放ストラテジーのうちの少なくとも１つを適用する。 （もっと読む）

【課題】回路規模を増大させることなく、読み出し動作および書き込み動作を高速で行うことのできるラインバッファ回路を提供する。
【解決手段】シングルポートメモリ６５へのデータの書き込み処理を行うときにはデータ連結部６４によって連結された所定画素分のデータをシングルポートメモリ６５に一括して書き込み、シングルポートメモリ６５からのデータの読み出し処理を行うときには所定画素分のデータをシングルポートメモリ６５から一括して読み出し、所定画素分のデータのシングルポートメモリ６５への書き込み処理を行った後、シングルポートメモリ６５に書き込むための次の所定画素分のデータが入力される前に、シングルポートメモリ６５からのデータの読み出し処理を行う。 （もっと読む）

【課題】第１の画像を構成する画素データに基づいて第２の画像を構成する画素データを生成する処理を比較的高速に行うことができる画像処理装置等を提供すること。
【解決手段】本発明の画像処理装置１０は、第１の画像の画素データが記憶された記憶装置が接続されたバス４０に対するインターフェース処理を行うバスインターフェース部４００と、バスインターフェース部に第１の画像の画素データを要求するリクエスト信号を送信し、バスインターフェース部から受信した第１の画像の画素データに基づいて第２の画像の画素データを生成する画像データ生成処理部３００と、を含む。バスインターフェース部は、画像データ生成処理部からリクエスト信号を受信すると画像データ生成処理部に第１のアクノリッジ信号を送信し、第１のアクノリッジ信号の送信後も画像データ生成処理部がリクエスト信号を送信し続ける場合には、バス４０にバス占有権を設定する。 （もっと読む）

【課題】ラインデータの画像メモリへデータ転送単位が予め定められているときに、ラインデータを構成する画素データの並び替えを行うことができる画像読取装置を提供する。
【解決手段】ＡＦＥ２７から出力されたラインデータは、１６バイトをデータ転送単位として、ＲＡＭ制御部２２ａにより設定された第１ないし第３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかの領域に転送され、さらに、ラインデータを構成する画素データの並び順を本来のフォトダイオード４１，４３，４５の並び順に並び替えられながら、データ制御部２３ａにより第１ないし第３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかに転送される。したがって、ＡＦＥ２７により出力されたラインデータのＲＡＭ２２ｂへのデータ転送単位が１６バイトとして予め定められているときであっても、ラインデータを構成する画素データの並び替えを行うことができる。 （もっと読む）

【課題】第１の画像を構成する画素データに基づいて第２の画像を構成する画素データを生成する処理を比較的低コストかつ高速に行うことができる画像処理装置等を提供すること。
【解決手段】本発明の画像処理装置１０は、ＳＲＡＭ２００と、第２の画像を行方向及び列方向に格子状に分割した複数の矩形状のブロックの各頂点に位置する画素に対応する第１の画像の画素の位置を特定するための位置特定データが記憶されたＳＤＲＡＭ２０から第２の画像の各行にある頂点に位置する画素の位置特定データを所定個ずつバースト読み出しして第２の画像の少なくとも２行分の位置特定データをＳＲＡＭ２０に格納するメモリインターフェース部１００と、ＳＲＡＭ２００に格納された位置特定データに基づいて第１の画像の画素の位置を特定し、当該画素のデータに基づいて第２の画像の画素のデータをブロック毎に順に生成する画像データ生成処理部３００と、を含む。 （もっと読む）

【課題】
本発明は、同一の高速メモリをＣＰＵのキャッシュメモリおよび画像処理モジュールのワークメモリとして、相互に排他的に使用できるように動的に割り当て可能な画像処理装置を提供する。
【解決手段】
中央演算処理部と、主記憶部と、複数の画像処理部と、中央演算処理部と画像処理部とで共有可能で同時にアクセス可能な高速の高速記憶部と、高速記憶部の記憶領域を中央演算処理部のキャッシュメモリまたは画像処理部のワークメモリとして排他的、かつ動的に割り当てる割当手段とを具備する。 （もっと読む）

【課題】容量の小さい安価なメモリを用いても、長尺原稿の読み取りを可能にする。
【解決手段】メモリ２３を第１及び第２の読み取りセンサ６，１５によって読み取られた表面側の画像データと裏面側の画像データとをそれぞれ記憶する第１及び第２バッファ２３−１，２に分けて記憶する通常読み取りモードと、前記第１及び第２バッファ２３−１，２を１つのバッファに設定し、第１の読み取りセンサ６によって読み取られた表面側の画像データのみ記憶しつつ、出力パス２３ａから画像処理部３１に出力するリングバッファモードとが設定され、原稿が長尺原稿であったときに前記リングバッファモードで原稿を読み取り、前記メモリ２３に記憶する。 （もっと読む）

【課題】画像情報に効率良くアクセスして処理速度を向上させることができる画像処理装置を提供する。
【解決手段】ＳＩＭＤ型マイクロプロセッサ２が外部メモリ３に記憶された２×２の矩形領域の画像情報を読み出す際に、矩形領域の左上に位置する画素を基準として、基準となる画素の外部メモリ３のアドレスをプロセッサ部４により演算して求め、２ライン目の先頭はメモリコントローラ８において主走査方向の画素数を基準となる画素のアドレスに加算して求めて、各ラインはバーストアクセスして読み出す。 （もっと読む）

【課題】一の矩形領域内の画像データに対し、演算処理して算出した演算結果を他の矩形領域内の画像データに対して用いることで、ＦＩＦＯ／ＲＡＭを削減し得る画像処理装置を提供する。
【解決手段】全ライン分の画像データを複数のｍ行ｎ列の矩形領域に分割し、分割した矩形領域ごとに画像処理する画像処理部２０において、複数の矩形領域のうち、一の矩形領域における画像データに対して演算処理を施して演算結果を算出する演算部２０ｅと、算出された演算結果を記憶する第１記憶部２０ｇ及び第１記憶部２０ｇよりも低速な第２記憶部２０ｈと、を備え、演算部２０ｅは、一の矩形領域の演算結果の一部を前記第２記憶手段に出力して記憶させるとともに、当該演算結果の一部を他の矩形領域における画像データの演算処理に用いる画像処理部２０とする。 （もっと読む）